ES（特指ES不显）、ES正显（即QS）、正式版淘宝均有销售
ES在系统属性里面是无法显示具体型号~
QS可以在系统属性里面显示出具体型号~
正式版就不要说了
QS与正式版唯一区别就是用CPU-Z察看是现在规格栏里具体型号后面带有（ES）
还有就是一般QS是和第一版正式版步进修正相同（也可能有两版QS）
通过GPU-Z识别
ES版
图片:261_116187_cf1d5534a82828c.jpg
判断一个CPU是ES版，QS版，还是正式版的关键，就是取决于框2的描述，而框1中所显示型号，通常是CPU-Z根据识别到的CPU的参数而显示的较接近的型号，仅仅是接近相似而已，并非真的就是这个型号。为了方便称呼，一般大家都这么称呼了
QS版
从上边图框中，我们可以看到，框1和框2，都准确显示出了CPU型号，但是图3还有ES字样，没错，这个就是QS版
判断一个CPU是QS版的，
最关键就是取决于框2和3，如果没有框3，那么，这就是一个正式版的CPU了，正是有了图3,所以，它还是属测试版的一种，这就是从广泛意义上讲，QS还属测试版的的一种，但QS是测试版的最终形态。
需特别说明的是，部分特别型号在QS版中，还会有不同步进版本，比如2820QM D1和D2版的。
但经过测试，QS版本在测试中和现有的实际应用中，都证明了其不存在任何问题。
三者价格依次升高
正式版U，Intel是提供零售市场的~品牌机大部分使用的OEM版~部分同系列高配机用的是零售版（批发价）~
有JS把ES叫做QS不显纯粹是骗小白~
ES不显、QS、正式版的关系
CPU开发
首先会进入第一阶段的ES1。这个时期的CPU会有很多版本但基本上都是不能用的，大部分都是不能进系统的，就算进系统也是没法用的，即使能用也存在大量Bug，后期型号情况稍好。
例如：Q0L2 B2步进的，主频1.6，晶体四核，但是有两个核心被屏蔽……晚一些的Q0PT，也是B2步进，主频高达2.0，晶体还是四核，依然被屏蔽了两个
ES1主要就是用于试验架构和工艺制程
之后进入到ES2阶段，情况就有很大改善，开始修正bug，这些CPU一般都可以用，稳定性也还好，但是还是有潜在的问题，尽可能采用后期产品。
例如：Q0XB C0步进，主频2.2，缓存8M，四核。问题是发热高。于是，进一步修正，出D0步进，主频2.2，8M缓存，这就是我们常见的Q154。
Q0XB经常被不法JS冒充Q154，都叫“2720 ES”来蒙混，但是这个发热要比Q154高10度。而Q154，是我们一般意义上的“2720 ES”
经过ES2的过程后，CPU也就完工了，没有问题的CPU可以推出啦~就是ES3即QS阶段（Qualification Sample，质量认证样品）~
型号也是在这个时候确定下来的~之前的ES1 ES2的CPU都没有实际型号的，只有QDF代码！
S-Spec：是Intel为正式版的CPU编写的识别码，每一个S-Spec对应唯一的一个型号的CPU，并包含了这个CPU全部的信息（型号，主频，缓存，步进，封装等），一切都可以在Intel官方查到！
举例：SR012=i7 2820QM，D2，PGA封装。如果封装是BGA，S-Spec就会发生变化
QDF：则是Intel为ES（Engineer Sample，工程样品）编写的识别码，每一个QDF对应唯一型号的CPU，同样的，也包含了这个CPU的全部信息！
附加BGA和PGA封装简介：
BGA（Ball Grid Array 球栅阵列结构的PCB），它是集成电路采用有机载板的一种封装法。它具有：①封装面积减少②功能加大，引脚数目增多③PCB板溶焊时能自我居中，易上锡④可靠性高⑤电性能好，整体成本低等特点。有BGA的PCB板一般小孔较多，大多数客户BGA下过孔设计为成品孔直径8~12mil，BGA处表面贴到孔的距离以规格为31.5mil为例，一般不小于10.5mil。BGA下过孔需塞孔，BGA焊盘不允许上油墨，BGA焊盘上不钻孔。BGA版即采用球脚直接焊接到主板上的CPU，这种CPU不是插到主板上的，没有热风焊机就无法取下。
BGA版CPU的来历一般都是报废的主板，所以很便宜，往往比ES版还便宜。
这种CPU要插在CPU插槽上，必须另外加脚，加脚工作一般在山寨作坊里完成，质量无法保证，遇到好的就跟PGA无差别~
BGA的返修流程：1、拆卸BGA 2、去潮处理 3、印刷焊膏 4、清洗焊盘 5、去潮处理 6、印刷焊膏 7、贴装BGA 8、再流焊接 9、检验
这个流程稍作修改就可以变成加针PGA~
PGA是表面贴装型PGA 的别称，其封装会因具体操作而有不同的类型和常规叫法，但其核心是没有变动的，都是插装型封装。
1、插针网格阵列封装技术PGA（Ceramic Pin Grid Array Package），由这种技术封装的芯片内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列，根据管脚数目的多少，可以围成2～5圈。安装时，将芯片插入专门的PGA插座。
2、陈列引脚封装PGA(pin grid array)为插装型封装，其底面的垂直引脚呈陈列状排列,引脚长约3.4mm。表面贴装型PGA在封装的底面有陈列状的引脚，其长度从1.5mm到2.0mm。多数为陶瓷PGA，用于高速大规模 逻辑 LSI 电路。成本较高。引脚中心距通常为2.54mm，引脚数从64 到447 左右。 了为降低成本，封装基材可用玻璃环氧树脂印刷基板代替。也有64～256 引脚的塑料PGA。另外，还有一种引脚中心距为1.27mm 的短引脚表面贴装型PGA(碰焊PGA)。贴装采用与印刷基板碰焊的方法，因而也称为碰焊PGA。因为引脚中心距只有1.27mm，比插装型PGA小一半，所以封装本体可制作得不怎么大，而引脚数比插装型多(250～528)，是大规模逻辑LSI用的封装。封装的基材有多层陶瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。
BBUL（Bumpless Build-Up Layer，无凸块增层）封装技术早在2001年10月份就对外披露，当时英特尔宣称这项技术为“未来微处理器设计”，准备在5到6年之内投入使用）。这项封装技术可以让CPU在未来十余年的发展道路上高枕无忧，因为它能使CPU内集成的晶体管数量达到数十亿个，并且在高达20GHz的主频下运行。
传统的FC-PGA工艺是：CPU核心与基板彼此分开制造，封装时将CPU核心放在基板中央的预定位置上，并通过微细锡球（tiny solder balls）将它们焊接在一起，CPU核心自然就位于封装的最上方。
BBUL如上图。它通过取消这种中间的微细锡球，将裸晶(die)直接放入封装基质中，从而把组成一个处理器（诸如Pentium 4）的6～7个金属层减少大约3层，使处理器的厚度达到只有1mm。Intel公司声称，利用这项新技术，基本上可以把一个封装包看作是围绕着硅核“生长”起来的，避免了损害芯片效率的焊接过程以及影响硅核性能的溶化步骤。由于数据的必经之路缩短了，新的封装技术会帮助提高芯片的整体运算速度和性能。BBUL封装的结构中，CPU内核看起来就被深埋在内部，这样就避免了繁杂的焊接过程以及影响硅核性能的熔化步骤，让CPU核心可以更直接、更贴合地与基板连接。
BBUL增强了在单一封装中设计多个硅元件的能力。与目前FC-PGA的一体化封装方式不同，BBUL技术可以将两个CPU核分别封装，这样可以避免在生产时即使只有一个核出现问题就要扔掉整个处理器的窘境，对于更多核心的处理器来讲，节约的成本将是可观的。尽管在未来４～５年内BBUL技术才有可能真正实用化，但其为处理器设计和制造所带来的影响将极其深远。
还有值得重视的一个优点：由于省去了焊接的Bump（电极），使硅核和封装基层一次生成，在降低能耗的同时提高了处理器的稳定性。初步估计，BBUL将比目前的封装方式降低25%的能耗，进而可减少高频产生的热量。这是BBUL对降低电子迁移的最大贡献。
