组合逻辑电路2

一：半加器和全加器     在数字系统中算术运算都是利用加法进行的，因此加法器是数字系统中最基本的运算单元。由于二进制运算可以用逻辑运算来表示，因此我们可以用逻辑设计的方法来设计运算电路。加法在数字系统中分为全加和半加（第一章我们已经介绍了）所以加法器也分为全加器和半加器。
（1）半加器设计 半加器不考虑低位向本位的进位，因此它有两个输入端和两个输出端。  设加数（输入端）为A、B ；和为S ；向高位的进位为Ci+1。 它的真值表为：如右图所示
函数的逻辑表达式为： S=AB+AB  ；   Ci+1=AB    逻辑电路图（用异或门和与门构成）为：如右图(2)所示 （2）全加器的设计（它的逻辑符号为图(3)所示） 由于全加器考虑低位向高位的进位，所以它有三个输入端和两个输出端。
设输入变量为（加数）A、B、 Ci-1，输出变量为 S、 Ci+1 它的真值表为：如图(4)所示 函数的逻辑表达式为：S=ABCi-1+ABCi-1+ABCi-1+ABCi-1=A B Ci-1                     Ci+1=ABCi-1+ABCi-1+ABCi-1+ABCi-1 =（A B）Ci-1+AB
逻辑电路图(用异或和与门构成）为：如图(5)所示

（3）全加器的应用
因为加法器是数字系统中最基本的逻辑器件，所以它的应用很广。它可用于二进制的减法运算、乘法运算，BCD码的加、减法，码组变换，数码比较等。
例 1：用全加器构成二进制减法器。
以四位二进制为例。（减法可转换为加补运算）
设两组四位二进制分别为X₃X₂X₁X₀和Y₃Y₂Y₁Y₀,把Y₃Y₂Y₁Y₀先进行求补然后再进行加法运算。
因为求补是逐位求反后再加“1”所以它的逻辑电路图为如图(6)所示:

例 2：采用四位全加器完成8421BCD码转换为余3代码。
由于8421BCD码加0011即为余3代码，因此转换电路就是加法电路。
 设8421BCD码四位又高位到低位为M3、M2、M1、M0，余3代码的四位由高到低为C3、C2、C1、C0 。
它的逻辑电路图为如图(7)所示: