· 用2片3-8 译码器拼接成4-16 译码器
· 仿真验证电路的正确性
· 注意观察输出信号的毛刺(竞争冒险)
如下图所示,我们让最高位输入IN_D接到片1的G2BN,接到片2的G1,这样若IN_D=0,则上方的芯片被选中,下方芯片被禁用,若IN_D=1,则相反。
电路逻辑设计如下:
要实现模12的计数器,及从0到11,现在QD为高位,及从0000到1011,然后复位,再从0000开始循环计数。因为在一个计数周期中,QA,QB,QD都为1的时候只有在1011的时候才会出现,故利用这个特点,使QA,QB,QD相与非得到0,并把这个信号输入到LDN端,使计数器置位回到0000的初始状态,并且OV端会输出高电平,表示一个计时周期的结束。
电路逻辑设计如下:
因为一片161最大只能实现模16的计数功能,故要用两片161芯片级联来实现这个功能,那么首先要解决的问题是如何使两个161芯片协同工作呢,即要使第一片计数从0到15,然后再激活第二个芯片开始工作,这里把低位片的溢出端RCO,接到高位片的LND端,而使ENT端常为1,这样当低位片一个周期计数结束之后,RCO产生高电平,会使高位片开始工作,即高位片输出0001,但是下一个脉冲到来的时候,RCO就会变为低电平,此时高位片进入保持状态,保持0001的状态,直到00010011,然后复位开始下一个周期的循环。那么如何复位呢?
设两个芯片的八个输出位分别为QH,QG,QF,QE,QD,QC,QB,QA(从高位到低位)计数周期为00000000到00010011(0到19),通过观察发现只有在一个周期结束的时候才会出现QA,QB,QE同时为1的情况,故可利用这一特性,让3个信号相与非(得0)接到两个161芯片的LND端,实现两个计数器的复位。
电路逻辑设计如下:
联系客服