【段阡的回答(78票)】:
Multicore（多核心）其实很早就应用在Dsp芯片组（基站里会看到很多很多）了，所以不能说这是当前CPU最前沿的理念。多核也并不代表CPU的进化，核心数绝不是CPU的发展方向。因为无论是什么世代，多核都是一个可用的方案，也就是说，未来都可能一直沿用这个设计理念。当然，今后的多核，每个核的分工会细化，包括现在已经出现的big.little就可见一斑。
多核处理器的始祖，Hydra结构。多核处理器的始祖，Hydra结构。
对于多核体系，关注更多的是NoC（片上网络），属于芯片设计/算法的范畴，该领域会不断优化核与核之间的通信，通过异步的高速通信链接各个处理单元。因此，communication及netwoer领域正在向芯片尺度进一步入侵，学好微机理论对于各个方向都十分重要。
既然多核并不代表CPU的发展方向，那CPU的发展方向又是什么呢？
-----------------------------
CPU再具有主导地位，也只是半导体芯片中一个成员，一个系统里的一部分。
我先从半导体制程角度写（因为没好好学设计），再从设计角度做个介绍：
CPU的发展方向是：CPU会消失。
下面我将一步一步阐述这个观点
---------------------------------------------
短期而言（近5年），商用CPU的发展，在于SoC。
多核应用在CPU，其实是在晶片尺度接近物理极限下，功耗/散热/延迟/设计复杂度等问题遇到瓶颈时，为了满足摩尔定律无奈之举。而摩尔定律本身是一个经验公式，在摩尔大神提出以后，业界为了满足这个共识而不断压榨，以符合摩尔定律。而当特征尺寸不断缩小，以至于半导体物理基本假设失效，现有科技无法再有效地缩小晶体管尺寸，不得已才扩大芯片本身的数目。
而SoC，简单来说就是将众多个核集成到一片上来，并且同时将内存等也集成到一起。Soc的极致，就是将硕大的一个电脑机箱微缩到一块芯片的大小。
而就目前3-5年而言，一种介于制程和封装间的技术---3D IC（三维集成电路）将逐步普及市场。三维集成电路其实很容易理解，如果说之前的芯片都是平房的话，三维芯片就是高楼，将几个平房叠在一起。本身也是一种Soc的集成方式，相较于之前的多核体系，减小了导线长度和延时及功耗。对于CPU而言，暂时还没有达到3D IC的范畴，暂时是只有成熟的FPGA和DRAM产品出现。3D IC的发展，大大增加了SoC的可行性。
3D集成发展地图3D集成发展地图
3D结构与NoC关系3D结构与NoC关系
Interconnect-Based Design Methodologies for Three-Dimensional Integrated Circuits Vol. 97, No. 1, January 2009 | Proceedings of the IEEE
无疑的，3D IC将在物理层面大大满足NoC的需求，TSV（硅穿孔）连接能使得整个网络的wire length（导线长度）大大缩短，能够解决RC Delay（理解成导线中电阻电容所带来的延迟就好了）所带来的困难，大大优化片上系统的综合能力。要说明，未来的3D IC绝不会止步于将现有的2D芯片垂直整合。
当然，3D IC现在还面临这散热等诸多问题有待解决，但坚信其实能够成功市场化的工艺。如果散热问题能够得到很好的解决，未来的CPU将不再需要风扇，可惜散热实在是一个难题。
短期考虑，降功耗，新制程和新的设计将会是新CPU产品的买点，但已经临近质的改变的地步了。
为3D整合的未来举个栗子：
这张图是苹果A6芯片，未来通过3D互联技术，我们可以讲图中水平放置的各个模块垂直整合到仅有红色区域那么大的面积下，并且厚度并不会增加。这张图是苹果A6芯片，未来通过3D互联技术，我们可以讲图中水平放置的各个模块垂直整合到仅有红色区域那么大的面积下，并且厚度并不会增加。
对于更底层的半导体制程，Ivy Bridge的出现，代表FinFET开始大行其道，而HKMG技术的不断成熟，使得更高效能的晶片得以实现。去年12月的iedm已经见证了三星早存储领域的霸者地位，intel也展示了完整的Soc解决方案，IBM推出的ETSOI也十分值得关注。相信在今年6月的VLSI大会也会带来许多惊喜。个人对于苹果A7芯片也是期待。
FinFET。资料来源：Intel。FinFET。资料来源：Intel。
在一个3D的芯片中，随着高频技术的发展，层与层的互联甚至很可能将出现通过光子传递信息。
尺度的进一步缩减是必然，因为这能够降低成本与增加规模。也正是因此，使得IC产业走上两条交叠的道路（The Moore’s Low和More than Moore ），3D IC或许可以解决燃眉之急，然而无法从根本上解决量子效应对半导体物理所带来的困扰。因此，要从根本上解决这个问题，就要从量子层面，甚至从第一性原理出发，而不是再继续使用半导体物理的近似公式。
而对于Si所面临的窘境，新材料的研究似乎是必须的，如若出现一种近乎完美的材料，未来会发生什么实在是难以预料。
CPU的发展也并不是孤立的，它需要与存储单元等相依相伴，对于下一世代的存储单元（如MRam，PCRam，R-Ram等），我们同样满怀期待，由于存储单元的物理结构交CPU而言简单，因此，最先进的半导体工艺会率先应用在记忆体（内存）上面，可以多多关注。
在可以预见的未来，如果能够研发出一款同时滿足cache和内存的需求的产品(或flash或ram或是一个新的什么)，将内存集成到CPU里是必须的，然后可以一步步集成更多的单元。（这是自顶向下，也可以自底而上集成）
上图是台积电的研究计划。应该清楚的是，台积电所决定投入的，基本上是能做到风险最低，良率最高。上图是台积电的研究计划。应该清楚的是，台积电所决定投入的，基本上是能做到风险最低，良率最高。
长远考量，半导体晶片可以依赖于：新型材料的发展（如CNTs及Graphene等），生物晶片（DNA晶片等），量子计算，光子芯片等，这个太远了，我了解不深，但是对于其的研究在世界顶级学术单位正如火如荼地进行着。
同时，预计以Graphene（石墨烯）为代表的二维材料（各种纳米线，MoS等）会在十年内商用，因为其性能实在是太好了，但我并不看好Si会被C彻底取代。因为对于业界而言，换代的成本太大。
-------------------------------------------
以上只是从工艺角度出发。而从设计的角度出发会更加生动直观：
中央处理器的性能和速度取决于时钟频率（一般以赫兹计算，即Ghz ）和每周期可处理的指令。摩尔定律所引起的发展，将带来越来越快的时钟频率（就是我们买CPU时所关注的XX GHz），而随着半导体技术的发展，使得一个PE（processing element处理单元）能够在一个时钟周期内完成信息的传输与处理。
在物理层能够满足PE间高效通信的前提下，每个PE所处理的对象不断细化，多核体系下的每个核各司其职，与许多存储单元新罗棋布地布局在同一层芯片上，在这层薄片上又bond（接合）着另外一层类似的芯片，处理着不同的信息，不需要汇总。这个时候，我们已经真正分不清哪里是CPU，哪里是GPU，哪里是cache，哪里是ram，哪里是analog，哪里是IO，哪里是sensor……
这个时候，我们已经很难说一块SoC芯片，到底是什么了，有许多模块，CPU只是其中的一部分，一个个集成的处理单元。并且每个处理单元都分散在芯片的各个角落。
最终，各种IP模块的竞争会很激烈，Intel和arm的竞争将持续，届时我们也可以看看究竟精简指令集能够得到怎样的发展。对于构架方面实在没学好，敬请指教。
最后吐槽一句，电池啊电池，发展的快一点吧~~
-----
这些内容网络上有很多，我就自己所知想到一点写一点，所以看起来会有点混乱。
如想更深入了解当今做前沿可实现的解决方案，不妨关注以下会议：ISSCC,IEDM和ECTC。
重点关注机构：IBM,Intel,samsung,micron,IMEC。
-------
含有一些个人猜测，转载请通知，谢谢。
【李楠的回答(16票)】:
我从未来的 SoC 会为消费者带来什么来说一说。。。
1
20nm 或 16nm 工艺
电池没有突破的时候，功耗上多努力吧。
2
多核心的动态调用和优化
现在的 little-big （ MX3 所用 CPU 采用这个技术）已经证明可以更有效的平衡功耗和性能。
所以下一代 CPU 会支持 8 核心的全动态调用，开一核两核到 N 核，甚至可以组合不同架构的多核心配合。比如 MTK 的 6595 。不同架构的设计倾向性不一样， 多核心的动态调用可以真正释放多架构 8 核心的威力。
3
更强大的 GPU
随着系统设计更立体，更多动态效果（比如 iOS7 的分层和毛玻璃特效），还有屏幕分辨率的不断提升， GPU 还仍然需要不断进步。
4
整合更多功能
各种功能都整合到 SoC 上好处很多，比如 model ，GPS，协处理器等等。
5
小型化
手机内部还是寸土寸金的。 SoC 更小可以留出更多空间给电池，镜头组，天线这些难以压缩体积的零件。
6
64 位
若软件配合的好，还是能在某些情况下显著提高性能的。
7
常用算法的硬件加速
相信越来越多的常用算法可以在硬件层面直接支持。也可以显著提升性能，在功耗上也有好处。
利益相关：魅族员工
【TaoLu的回答(2票)】:
对于CPU（或者我们更加愿意说SOC）有几个层面的考量：
【雷雨的回答(2票)】:
节能，降低发热，更加小型化
【知乎用户的回答(2票)】:
发展到四核之后，再多的核和再高的频率对普通用户和半数以上的专业用户来说其实意义不大了，可以考虑往这些方面发展
1.节能，在计算能力过剩的情况下关闭部分核心和降低频率
2.增加cpu的高速缓存，大缓存对cpu来说很重要
【凌逸枫的回答(0票)】:
工艺方面技术储备已经不太多了，intel已经用上22nm工艺，而进一步发展（
【谭翔的回答(0票)】:
smp规模大了cpu core超过一定数量性能反而会下降。因为core之间的内存锁会拖后腿。
然后smp就到头了。很多人在同一个工作台工作各种临界冲突问题导致效率降低。
然后就有了（numa）非均匀访存模型。把工作台分开。
然后可能会出现工厂流水线式样的cpu。类似显卡架构那种。
【jooyi的回答(1票)】:
以后会发展类似大脑的神经元处理器。这方面IBM已经探索了很多年了。
IBM通过超级计算机模拟出相当于5千亿神经元以及137亿神经突触的计算架构系统。系统的运行速度相比于人脑要慢1542倍，例如人脑需要1s思考处理的问题，这套系统则需要1542秒，根据计划在2019年IBM将会利用88万CPU，研制出与人脑速度相当的模拟人脑系统。
【Sparkle的回答(0票)】:
走上多核之路就是开启另一扇门
直接的性能提升已经没有了
未来的软件被要求在越来越多的核上达到性能上的提升
现在的核还不够多，至少上百个再往别的方向发展吧
【知乎用户的回答(0票)】:
基本同意@段阡 的回答，个人补充一点，散热和电池是目前电子产品的两大难题，可惜的是目前还看不到突破这两大难题的方向。所有在电池和散热方面取得的努力对于芯片换代来说，实在是不够用阿……
【郑红建的回答(0票)】:
多多核
原文地址:知乎
联系客服
