ARM Cortex-M0 规范

ARM Cortex-M0 功能
ISA 支持	Thumb^? / Thumb-2 子集
流水线	3 级
性能效率	1.99 CoreMarks/MHz- 0.90 至 0.99 DMIPS/MHz*
中断	不可屏蔽的中断 (NMI) + 1 到 32 个物理中断
睡眠模式	集成的 WFI 和 WFE 指令和“退出时睡眠”功能。睡眠和深度睡眠信号随 ARM 电源管理工具包提供的可选 Retention 模式
位操作	可以使用 Cortex-M System Design Kit实现位处理操作区
增强的指令	硬件单周期 (32x32) 乘法选项
调试	可选 JTAG 和Serial-Wire 调试端口。最多 4 个断点和 2 个观察点

* CoreMark：1.0：19.92 / ARM C 编译器 5.03 [内部版本 24] -O3 --loop_optimization_level=2 -Otime -DMICROLIB --library_type=microlib --cpu=cortex-m0 / FPGA 平台，代码在 SRAM 中 - 数据在 SRAM 中，内存和 CPU的时钟频率是 10MHz

**较低的结果是在关闭内联的情况下获得的（按照 dhrystone 的建议），较高的结果是在打开内联的情况下获得的（和其他处理器架构类似）。Dhrystone v2.1。

ARM Cortex-M0 物理实现数据***
	180ULL 7 轨，通常为 1.8v，25C）	90LP 7 轨，通常为 1.2v，25C）	40G 9 轨，通常为 0.9v，25C）
动态功耗	73μW/MHz	16μW/MHz	4μW/MHz
Floorplan 面积	0.13 mm²	0.04 mm²	>0.01 mm²

*** 基本可用配置包括 1 IRQ + NMI，不包括调试

本站仅提供存储服务，所有内容均由用户发布，如发现有害或侵权内容，请点击举报。