用于Sigma-Delta调制器的低电压跨导运算放大器

摘要：跨导运算放大器是模拟电路中的重要模块，其性能往往会决定整个系统的效果。这里设计了一种适用于高阶单环Sigma-Delta调制器的全差分折叠式共源共栅跨导运算放大器。该跨导运算放大器采用经典的折叠式共源共栅结构。带有一个开关电容共模反馈电路。运算放大器使用SIMC O．18μm CMOS混合信号工艺设计，使用Spectre对电路进行整体仿真，仿真结果表明，负载电容为5 pF时，该电路直流增益可达72 dB、单位增益带宽91．25MHz、相位裕度83．35°、压摆率35．1 V／μs、功耗仅为1．41 mW。本设计采用1．8 V低电源电压供电，通过对电路参数的优化设计，使得电路在低电压条件下仍取得良好的性能，能满足sigma Delta调制器高精度的要求。
关键词：跨导运算放大器；折叠式共源共栅；COMS；sigma-Delta调制器

    在小尺寸、高性能、便携的移动通讯和消费电子产品的需求飞速增长的带动下，sigma-Delta型模数转换器得到了更广泛的研究和使用。Sigma-Delta模数转换器具有对电路匹配精度要求很低，精度高等特点，以跨导运算放大器OTA(Operational Ttansconoluctance Amp-lifier)为核心的调制器是Sigma-Delta模数转换器电路中的模拟电路部分。其结构选择和电路参数设计都极大影响着整个模数转换器所达到的速度和精度。
    这里提出了一种用于16位三阶单环CIFB型Sigma-Delta调制器的全差分折叠式共源共栅跨导运算放大器设计方案，其电路仿真结果显示，该设计性能指标达到该调制器所需要求。

1 电路性能要求及结构参量
1．1 跨导运算放大器指标分析
    运放的有限增益会引起相位偏移，从而将造成噪声传输函数(NTF)的零点偏离正常位置。三阶单环CIFB型Sigma-Delta调制器是用巴特沃兹三阶滤波器实现的，这种结构的优点是对系数不敏感，允许系数和零极点位置。三阶单环CIFB型Sigma-Delta调制器是用巴特沃兹三阶滤波器实现的，这种结构的优点是对系数不敏感，允许系数和零极点存在较大的容差，因此对运放的增益要求较低。通常运放增益大于60 dB就不会影响调制器的性能。
    积分器的输出电压需要一定的建立时间，一部分是非线性转换时间tSR，取决于运放的压摆率，另一部分是线性建压时间tL，取决于运放的单位增益带宽。为了防止谐波出现在输出中，积分器的输出必须在半个时钟周期内建立
   

    图1为三阶单环调制器行为级仿真模型，根据图l的行为级综合结果，只有OTA的压摆率大于40 V／μs，单位增益带宽大于50 MHz才能满足式(1)的要求。

1．2 电路结构考虑
    跨导运算放大器主要有两级运放、增益增强型、套筒式共源共栅和折叠式共源共栅等。其中，在两级放大结构中，次极点频率由负载电容决定，使其带宽较小，速度受到限制，且功耗较大，电源抑制比和共模抑制比较差。套筒式共源共栅结构具有频率特性好、功耗低等特点。然而，在低电源电压下，其输出摆幅和共模输入范围难以达到预期要求。增益增强型运放，虽然有着很高的直流增益但有着巨大的功率消耗，并不适用于该系统设计。综合考虑，采用速度较快，输出摆幅较大，共模输入范围广，性能折中的折叠式共源共栅结构。

2 电路分析与设计
2．1 折叠式共源共栅跨导运算放大器
    折叠式共源共栅跨导运算放大器的输入管有两种选择，NMOS输入对管具有较高的跨导，能使运放达到较高的直流增益，但需要采用PMOS作为共源共栅管。在同样的偏置条件下，PMOS管的跨导为NMOS管的40％～50％，从而限制了运算放大器的次极点频率。如果采用PMOS作为输入级，运放则具有较低的噪声和较高的次极点频率，噪声较低，但直流增益较小。由于本设计对直流增益要求不高。故采用PMOS输入。跨导运算放大器结构如图2所示。

    VM1和VM2是PMOS输入差分对管将输入差分电压转化成差分电流，经VM5和VM6后产生输出电压。VM11为长尾电流沉为输入差分对管提供静态工作电流，同时，提高输入共模抑制比(CMRR)。对电路进行小信号分析，可得到折叠共源共栅运放的直流增益
   

式中，r0为MOS管小信号输出电阻，与沟道长度成正比；gm是MOS管的跨导。
    该运放的主极点为
   

    在只考虑主要的电容即VM5的栅源电容时，次极点为

    
    由式(5)可知，改变电路工作电流与负载电容同样可以改变SR。本设计中负载电容CL取5pF，考虑到运放工作的稳定性。必须保证运放的相位裕度PM大于60°。增大工作电流，将提高运放的直流增益与单位增益带宽GBW，同时提高SR，但会导致PM下降电路功耗增加。所以运放的工作电流应进行折中考虑。
2．2 共模反馈电路
    全差分运放中运放反馈回路只提供差模电压而不提供共模电压，需要运用共模反馈电路(CMFB)来稳定差分输出信号的共模电压，此电路如图3所示。

    Sl、S2为两相不重叠时钟信号。Vout为运放的输出电压信号。Vcm为运放共模输出电压的期望值，此处为输入信号。Vb4为共模反馈电路的调节电压，此处连接运放VM3、VM4的栅极，Vb4与Vout在运放中构成负反馈。Vbais为Vb4期望电压值。在时钟S1工作时，S2断开，C1两端充电，电荷量为Q1=2C1(cm／Vbais)。同时电容C2两端电荷总量为Q2=C2(Vout+ +Vout- -2Vb4)，时钟S2工作时，C1与C2并联，此时电路中电容的总电荷量为：
   

    根据电荷守恒定律可得Q1+Q2=Q3，即：
   

    若运放实际输出共模电压大于理想值Vcm，则Vb4增大，Vout减小；若运放实际输出共模电压小于理想值，则Vb4减小，Vout增大。共模反馈电路通过改变运放的栅极电压，利用负反馈实现运放共模输出电压的稳定。根据式(6)可得：C1与C2分别为0．1 pF和0．4 pF。

3 仿真结果与分析
    基于SMIC 0．18μm PDK设计了全差分折叠式共源共栅跨导运算放大器，并完成了版图设计，如图4所示。

    通过Spectre对该运放进行仿真分析，在工作温度为27℃，工作电压为1．8V，负载电容为5 pF的条件下，得到的幅频特性曲线如图5所示。直流增益为72dB、单位增益带宽为91．06 MHz，相位裕度为83．4°，电路达到稳定状态。

    表l对采用相同电路结构的文献，文献和本设计进行性能比较。可见该设计具有良好的综合性能。

4 结论
    基于SIMC O．18μm CMOS混合信号工艺制程设计的用于Sigma-Delta调制器的全差分折叠式共源共栅跨导运算放大器，通过对电路参数的优化，无需增加电路的复杂度，在1．8 V的低压供电环境下取得良好的综合性能，完全满足Sigma-Delta调制器实际应用需要。