随机存取存储器又叫读写存储器，简称RAM。与只读存储器相比，随机存取存储器最大的优点是存取方便、使用灵活，既能不破坏地读出所存信息，又能随时写入新的内容。它可以在任意时刻，对任意选中的存储单元进行信息的存入(写入)或取出(读出)操作。如遇停电，所存内容便全部丢失为其缺点。
按照电路结构和工作原理的不同， RAM可以分成静态RAM和动态RAM两种。
静态RAM(简称SRAM)的存储单元由静态MOS电路或双极型电路组成，MOS型RAM存储容量大、功耗低，而双极型RAM的存取速度快。
动态RAM(简称DRAM)是利用MOS管栅极电容存储信息。由于电容器上的电荷将不可避免地因漏电等因素而损失，所以为了保护原来存储的信息不变，必须 定期对存储信息的电容进行充电(称为刷新)。动态RAM只有在进行读写操作时才消耗功率，因此功耗极低，非常适宜制成大规模集成电路。
一、RAM的结构
RAM由存储矩阵、地址译码器、读/写控制电路、输入/输出电路和片选控制电路等组成，其结构示意图如图10-8所示。
图10-8 RAM结构示意图
RAM的功能与基本寄存器无本质区别。实际上，RAM通常是由许许多多的基本寄存器组合起来构成的大规模集成电路。RAM中的每个寄存器称为一个字，寄存器中的每一位称为一个存储单元。寄存器的个数(字数)与寄存器中存储单元个数(位数)的乘积，叫做RAM的容量。按照RAM中寄存器位数的不同，RAM有 多字一位和多字多位两种结构形式。在多字一位结构中，每个寄存器都只有一位，例如一个容量为1024×1位的RAM，就是一个有1024个一位寄存器的 RAM。多字多位结构中，每个寄存器都有多位，例如一个容量为256×4位的RAM，就是一个有256个四位寄存器的RAM。
1.存储矩阵
一个RAM由若干个存储单元组成，每个存储单元存放一位二进制信息。为了存取方便，存储单元通常设计成矩阵形式。例如一个容量为256×4位的RAM，有 1024个存储单元。这些存储单元可以排成32行×32列的矩阵形式，如图10-9所示。图中每行有32个存储单元(圆圈表示存储单元)，可存储8个字： 每四列为一个字列，每个字列可存储32个字。每根行选择线选中一行，每根列选择线选中一列。因此，如图10-9所示的存储矩阵有32根行选择线和8根列选择线。
图10-9 256×4位RAM存储矩阵
2.地址译码器
由前所述，一个RAM由若干个字和位组成。通常信息的读出和写入是以字为单位进行的，即每次读出和写入一个字。为了区别各个不同的字，将存放同一个字的各个存储单元编为一组，并编上一个号码，称为地址。不同的字单元具有不同的地址，从而在进行读写操作时，便可以按照地址选择需要访问(即进行读写操作)的字 单元。
地址的选择是通过地址译码器来实现的。在大容量的存储器中，通常将输入地址分为两部分，分别由行译码器和列译码器译码。行、列译码器的输出即为行、列选择线，由它们共同确定欲选择的地址单元。
对于如图10-9所示256×4位RAM的存储矩阵，因为256=28，所以256个字需要八位二进制地址码来区分，设为 A7～A0。其中地址码的高三位A7～A5用于列译码输入， 经列译码器译码后产生8根列选择线Y0～Y7;地址码的低五位A4～A0用 于行译码输入，经行译码器译码后产生32根行选择线X0～X31。只有被行选择线和列选择线都选中的单元才能被访问。例如，若输入地址码A7～A0为11010111，则Y6=1，X23=1，位于X23和Y6交叉处的字单元可以进行读出或写入操作，而其余任何字单元都不会被选中。
3.读/写控制电路
访问RAM时，对被选中的地址单元，究竟是读还是写，由读/写控制线进行控制。例如，有的RAM读/写控制线为高电平时是读，为低电平时是写;也有的 RAM读/写控制线是分开的，一根为读，另一根为写。
4.输入/输出电路
RAM通过输入/输出端与计算机的中央处理器(CPU)交换信息，读时它是输出端，写时它是输入端，即一线二用，由读/写控制线控制。输入/输出端数决定 于一个地址中寄存器的位数，例如，在256×4位RAM中，每个地址中有四个存储单元，所以有四根输入/输出线;而在1024×1位RAM中，每个地址中 只有一个地址单元，所以只有一个输入/输出端。也有的RAM，其输入线和输出线是分开的。输出端一般都具有集电极开路或三态输出结构。
5.片选控制电路
由于集成度的限制，目前单片RAM的容量是有限的。对于一个大容量的存储系统，往往需要由若干片RAM组成。而在进行读/写操作时，一次仅与这许多片 RAM中的某一片或几片传递信息。RAM芯片的片选信号线就是用来实现这种控制的。在片选信号线上加入有效电平，芯片即被选中，可以进行读/写操作，否则芯片不工作。
二、RAM容量的扩展
在数字系统或计算机中，单个存储器芯片往往不能满足存储容量的要求，因此必须把若干个存储芯片连在一起，以扩展存储容量。扩展的方法可以通过增加位数或字数来实现。
1.位数的扩展
通常RAM芯片的字长多设计成一位、四位、八位等。当存储芯片的字数已够用，而每个字的位数不够时，可采用位扩展连接方式解决。如图10-10所示就是用 8片1 024×1位RAM构成的1 024×8位RAM。
图10-10 1024×1位RAM构成的1024×8RAM
由图10-10可知，位扩展是利用芯片的并联方式实现的，即将RAM芯片的地址线、读/写控制线和片选控制线对应地并联在一起，而各片的输入/输 出(I/O)线分开使用作为字的各条位线。
2.字数的扩展
当存储芯片的位数已够用，但字数不够时，可以采用字扩展连接方式解决。字扩展是利用外加译码器控制芯片的片选输入端来实现的。如图10-11所示是利用 3/8线译码器将八片1KB×4位RAM扩展成的8KB×4位RAM。
在图10-11中，存储器扩展所要增加的地址线A10～A12与译码器的输入端相连，译码器的输出端分别接至8片RAM的片选控制端。这样，当输入一组地址时，尽管A9～A0并接至各个RAM芯片上，但由 于译码器的作用，只有一个芯片被选中工作，从而实现了字的扩展。
在实际应用中，常将两种方法相互结合，以达到预期要求。
如图10-12所示是静态RAM6116(2KB×8位)的引脚排列图。图中 是片选端， 是输出使能端， 是写入控制端，A0～A10是地址码输入端，D0～D7是 数码输出端。6116工作方式与控制信号间的关系如表10-3所示，读出线和写入线是分开的，而且写入比读出优先。
图10-11 1KB×4位RAM构成8KB×4位RAM
图10-12 2KB×8位静态RAM6116引脚排列图
表10-3 6116工作方式与控制信号间的关系
联系客服
