写工作日志是个个人习惯，我这里指的工作日志并不是给其他人看的，仅仅是给自己看的。如下图所示就是我的工作日志截图。我平时工作的时候，都会事先打开这个word文档，工作中遇到了一个突破点，记录下来，遇到了烦心事，记录下来，可以吐吐槽，也可以写写自己为什么会犯下一个错误导致走了弯路。举一反三很重要，记住教训也很重要。
对于我们从事FPGA开发的工程师，不论做设计还是做验证，对于一个系统的整体认识很重要，你可以通过Visio或者其他工具甚至是手绘（然后拍成照片）一些系统整体结构图、系统模块细节框图，便于自己分析问题，也便于其他人理解你的设计思路。
我写工作日志大概步骤如下：
- 大标题：当开始一个新的项目时，可以新建一个日志文档或者在自己的工作日志中加上一个大标题。
- 小标题：细化设计，针对每一个小模块标记上小标题，便于日后索引。
- 日 期：便于区分每日工作，日后总结时你可以很自豪的说自己没有荒废时间。
- 规 划：磨刀不误砍柴工，做逻辑设计，如果不事先规划好时间，很有可能会导致开始轻松收尾紧忙的状况，甚至会延误工期进度。做规划要给自己预留出适当的余量。
- 图 表：加一些图表，一方面能让自己对问题理解的更透彻，另一方面自己以后回过头来看该部分内容时也会很容易回忆起自己的设计方案。
- 小 结：每天工作结束时大概用几句话来对当天的工作进行一下小结，对第二天的工作进行一下简单部署，这样第二天开始工作打开工作日志就知道自己要干什么了。
下图左侧是word文档结构图自动生成的索引，右侧是正文，仅供参考。（该篇内容尚不完整，日后完善。）
本站仅提供存储服务，所有内容均由用户发布，如发现有害或侵权内容，请
点击举报。
