Signoff 介绍——IR Drop(6)

本公众号【读芯树：duxinshu_PD】主要介绍数字集成电路物理设计相关知识，才疏学浅，如有错误，欢迎指正交流学习。

这是集成电路物理设计的第五个系列【signoff】的第十八篇文章，本篇文章主要介绍VCD_based Dynamic Analysis相关内容相关内容：

01

—

VCD based Dynamic Voltage Drop Analysis

02

—

GSR Setting 

• VCD_FILE specification in GSR

  
  
  

• Hierarchical VCD_FILE specification in GSR

  
  
  

03

—

Cycle Select In VCD Based Dynamic Analysis

• WORST_POWER_CYCLE

  

• DYNAMIC_SIMULATION_TIME决定权每个cycle的window width。
• 'SELECT_RANGE -1 -1'中'-1'表示VCD的整个仿真时间。
• RedHawk计算每个cycle的power: adsRpt/worst_power_cycle.rpt
• 选择power最高的cycle进行dynamic simulation分析。
  WORST_POWER_CYCLE

• WORST_DPDP_CYCLE

• DYNAMIC_SIMULATION_TIME决定权每个cycle的window width。
• 'SELECT_RANGE -1 -1'中'-1'表示VCD的整个仿真时间。
• RedHawk计算每个cycle的power: adsRpt/worst_power_cycle.rpt
• 选择power最高的cycle进行dynamic simulation分析。
  WORST_POWER_CYCLE
  

04

—

Debug Tips in VCD Analysis

• 检查VCD的导入是否正确：

adsRpt/vcd_missing_signal_nets

adsRpt/vcd_missing_clock_nets

• 如果所有的net都没有VCD的信息，则检查“FRONT_PATH”设置是否正确。

FRONT_PATH 'test_bench1/GENERIC/'注意结尾要有反斜杠“/”

如果是FSDB文件，可以通过第三方工具将其转化为VCD文件。

• 通过直方图验证VCD的翻转是否合理。

05

—

参考文献

 RedHawk User Guide