Power 介绍——CNOD Power

本公众号【读芯树：duxinshu_PD】主要介绍数字集成电路物理设计相关知识，才疏学浅，如有错误，欢迎指正交流学习。

这是集成电路物理设计的第四个系列【Power】的第九篇文章，本篇文章主要介绍CNOD Power相关内容：

01

—

什么是CNOD Power?

• CNOD Power：在先进工艺下（如N5），cell与cell abut在一起时，会在abut的位置寄生产生MOS，寄生PMOS的gate端连接VDD，寄生NMOS的gate端连接VSS，寄生MOS管产生的leakage power即为CNOD Power。

  
  

02

—

Context Aware CNOD Leakage

• CNOD Leakage与cell VT和cell edge property有关系

03

—

如何计算CNOD Power?

• Total Leakage = Cell_Leakage + Boundary_Gate_Leakage

• PrimeTime-PX工具在计算CNOD Power时需要：a, DEF/LEF File; b, Sile_files (Cell Edge Info, Leakage Table, Leakage Configuration)

• CNOD Leakage Calculation example:

04

—

如何优化CNOD Power?

• Higher VT Filler有更小的COND Leakage

  Filler Insertion Priority: SVTLL > SVT > LVTLL > LVT > ULVTLL > ULVT> ELVT
  

• Higher VT DCAP有更小的CNOD Leakage

  DCAP的边界为SOURCE，可以降低或消除CNOD Leakage。

05

—

PT-PX CNOD Leakage Power Flow

• Input: the placement DEF for APR with DCAP/FILLER inserted

  >set_app_var link_keep_unconnected_cells true
  >set_app_var eco_allow_filler_cells_as_open_sites false
  >set link_path '$liblist'
  >read_verilog $netlist
  >link_design $topCell
  >set_eco_options -physical_design_path $design_def -physical_lib_path '$tlef $leflist'
  >check_eco
  >set power_enable_analysis true
  >set power_enable_context_edge_summary_report true
  >set power_enable_enable_multi_pgpin_support true
  >read_context_leakage_data -boundary_leakage_files '$LkgTableFile $LkgCfgFile' -libcell_sdside_files '$edgeInfoFile' -enable_pxe
  >update_power
  >report_power -significant_digits 13 > total_power.rpt

06

—

参考文献

1，PrimeTime PX user guide

2，foundary techfile