Power 介绍——Glitch Power (下)

本公众号【读芯树：duxinshu_PD】主要介绍数字集成电路物理设计相关知识，才疏学浅，如有错误，欢迎指正交流学习。

这是集成电路物理设计的第四个系列【Power】的第六篇文章，本篇文章主要介绍Glitch Power Simulation Setting相关内容：

01

—

Glitch Power介绍

• Glitch Power相关内容介绍参考：Power 介绍——Glitch Power (上)
  

02

—

Simulation Setting

• 不同的波形simulation setting，会产生不同的glitch数目。
  

• Delay Mode:

  Inertial Delay Mode: 小于cell delay的所有的pulse都会过滤掉。

  Transport Delay Mode: 小于cell delay的pulse可以识别为glitch，并且可以设置过滤的pulse width/cell delay的百分比。

• +pulse_r/+pulse_int_r/ x : 将pulse witth小于cell delay的x%过滤掉。

• +pulse_e/+pulse_int_e/ y : 将pulse with大于cell delay的x%但小于cell delay的y%识别为X transition。过滤掉所有小于cell delay x%的pulse witdth。

03

—

Result Analysis

• 不同simulation Setting的波形结果对比：

• 不同simulation setting对glitch power的影响：

  随着识别的glitch数目减少，glitch power和total power都在降低。(有些full transition power会识别为glitch power造成total power降低)
  

• 当考虑x transition power时，X transition power占比越大，total power越小，但all power基本保持不变。(transition power相比于glitch power计算模型简单，计算结果偏悲观，这会造成transition power越大，transition power + glitch power结果越大)
  

04

—

为什么在+pulse_r 100时，Glitch Power不为0?

• 当simulation setting设置为+pulse_r/100 +pulse_int_r/100时，glitch number应该为0，但实际情况不为0并且有对应的glitch power产生。

• 这主要原因是该simulation setting不会对大于cell delay的pulse产生影响，而实际上有些glitch pulse width大于cell delay。

05

—

参考文献

1，PrimeTime-PX userguide

2，Synopsys: Glitch Power Analysis with PrimePower

3，VCS userguide