最近大致看了下静电保护(ESD – Electro-Static Discharge)相关的内容,这里简单小结下,要是以后要深入的话,就打算把下面的几本ESD的书再仔细研读一下:
‘ Basic ESD and I/O Design ‘ by Sanjay Dabral, Timothy maloney
‘ ESD in Silicon Integrated Circuits ‘ by Ajith Amerasekera, Charvaka Duvvury
‘ On-Chip ESD Protection for Integrated Circuits: An IC Design Perspective ‘ by Albert Z.H.Wang
另外,在台湾交通大学的
这个网站亦有提供关于ESD静电防护的很好的学习资料
关于ESD
ESD是一种瞬间静电泄放现象,典型的持续时间为~150ns。它所引起的大电流(可至几十安培)和高电压(可达几万伏)的瞬态会导致IC芯片的损坏。
ESD机制/模型
1.Human-body model (HBM)
带电人体接触芯片(的静电泄放)模型
此模型中,串联RC(100 pF电容和1.5K ohm电阻),也有文献中另外串联上电感(为7.5uH)
ESD峰值电流约为1.3A,上升时间10~30ns
HBM是接受最广的ESD模型
2.Machine model (MM)
带电仪器接触IC时的静电泄放模型,等效的ESD模型与上图类似;串联RC(200 pF电容和小于1 ohm电阻),也有串联小于2.5uH的电感;峰值电流约为3.7A,上升时间15~30ns
3.Charged-device model (CDM)
CDM 为在IC制造过程中芯片自身积累的静电泄放事件的ESD模型
具体,其峰值电流大小约为10A,上升时间约为1ns
CDM模型考虑的主要是栅氧的击穿问题(之前的HBM和MM模型则主要是热失效的问题)
4. 其他 ESD model:
IEC model: international electro-technical commission model
TLP model: transmission line pulse: 主要是利用传输线加上稳定的方波以便于测试
0您可能也喜欢:
ESD Note-3 ESD Note-2 参观首都博物馆 《宽容》 JSSC 2011-5 笔记 个体的失落--《中国文化的深层结构》 闩锁效应的简单小结 关于两级运放PSRR的问题 《未来中国的变与不变》 关于非主极点、建立时间和相位裕度无觅关联推荐[?]
本站仅提供存储服务,所有内容均由用户发布,如发现有害或侵权内容,请
点击举报。