图2:制造方法简单
NRAM的存储元件可在MOS晶体管的布线工序中形成(a)。随着施加电压的处理,存储元件中的CNT会接合及分离,电阻值随之发生变化(b)。 (本图由《日经电子》根据Nantero公司的资料制成)
可在布线工序中制造
Nantero认为,NRAM符合成为理想非易失性存储器的条件,满足了相关的两大要素。一是成本竞争力高。另一个是擦写速度及擦写次数等性能指标出色。成本竞争力高得益于制造方法及存储单元的构造简单。NRAM可在LSI的MOS晶体管的布线工序中,利用在垂直布线(通孔)部分形成存储元件的方法来制造。因此,可使用代工企业提供的标准CMOS工艺。
使用存储元件的CNT的成膜方法也很简单。具体操作时通过将分散于溶剂中的CNT在室温下旋涂于硅晶圆的整个表面上来成膜注2 )。这与在硅晶圆上涂布曝光工艺使用的光刻胶为相同的方法,无需新增加专用装置。
注2)而且,在将CNT导入量产线时令人担心的污染问题方面,也可将金属原子密度“控制在5×1010个/cm2以下的无污染风险的水平”(Rueckes)。在提高CNT纯度的方法上,Nantero有独有的诀窍。
这样一来,在MCU等逻辑LSI上混载NRAM时,“只需增加两道掩模工序即可”(Rueckes)。而要想混载闪存的话,则一般需要追加8~12着工序。
而且,从左右芯片面积的存储单元面积来看,NRAM也很有利。这是因为,只需一个MOS晶体管和存储元件即可构成存储单元,而且还采用了将存储元件嵌入布线层中、不占多余面积的构造。
比如,在用于在逻辑LSI上混载的用途时,与闪存相比,芯片上的存储器部分的面积“可削减75%”(Rueckes)。如果采用不混载逻辑电路的单体存储器使用的布局,存储单元面积则可缩小至与DRAM相同的6F2(F为设计规则)。
此外,存储元件容易微细化,可将直径缩小至20nm以下。这样便可将目标瞄准Gbit级的大容量化。
还有望用于车载用途
而性能指标出色则得益于CNT接合与分离的处理在n秒级的时间内完成,而且几乎可无限重复注3 )。
注3)与闪存等相比,对宇宙线(放射线)造成的软错误也有很强的抵抗能力。2009年美国国家航空航天局(NASA)在宇宙飞船“Atlantis”上装载NRAM,实施了在宇宙空间暴露的实验,证实有很高的抗软错误的能力。
NRAM的存储单元的擦写时间不到3ns,读取时间不到20ns,都很短,而且擦写次数也超过1012次。由于存储单元间的特性不均现象较少,因此还可提高成品率。这些指标均符合作为高速随机存取存储器的条件。
CNT接合与分离的处理基本不依存于温度,因此还可在高温下工作。比如,在300℃下仍可将数据保存10年以上。因此便于用于车载设备等领域。(记者:大下 淳一,《日经电子》))
■相关报道
【盘点2011】半导体存储器篇:微细化极限日益逼近,新存储器的开发加速推进【SSDM】仅用标准CMOS工艺实现非易失性存储器——东京大学竹内研究组开发【记者博客】存储器大容量化的阴影下……■日文原文
CNTをSiウエハーに塗布する,不揮発性メモリが量産間近に
<<首页<上页12
下页>
末页>>
本站仅提供存储服务,所有内容均由用户发布,如发现有害或侵权内容,请
点击举报。