莱迪思升级ispLEVER 7.0 FPGA设计工具套件

上网日期:2007年06月04日

关键字：ispLEVER 7.0 FPGA LatticeMico32

莱迪思半导体公司日前公布了其ispLEVER 7.0版FPGA设计工具的主要性能及功能的改进。与以前的ispLEVER版本相比，通过对逻辑综合、映射以及布局布线算法的优化，该版本的设计工具使得莱迪思FPGA的性能平均提高了12%，对一些大的、系统级的基准电路而言，性能升幅超过了40%。工具的性能也有了重大的改进，极大地缩短了设计适配的运行时间并降低了对工作站内存的要求。此外，ispLEVER 7.0软件还具有这些特色：Reveal——莱迪思第二代逻辑分析/硬件调试工具，更精确且更用户友好的功耗计算器（Power Calculator）模块，以及针对LatticeMico32嵌入式开放源代码的微处理器设计工具的多项改进。在莱迪思不断壮大的支持体系中，增加了对新推出的LatticeXP2 90纳米的非易失的FPGA器件系列的全方位支持。

FPGA性能的改进

对于需要大于50K LUT的系统级FPGA基准设计而言，FPGA的性能提升了46%；对于大范围的典型基准设计以及各种密度的莱迪思FPGA而言，性能平均提高了12%。此外，对于运行时间是至关重要的大的FPGA设计而言，莱迪思的ispLEVER 7.0软件缩短了70%以上的设计编译时间，就平均而言，大约快了30%。最后，成功完成大的、高密度设计所需的工作站的内存容量几乎减小了40%，使得基于PC的设计适用于更大的LatticeSC FPGA的设计。

ispLEVER 7.0中的新特性

许多新的特性使得ispLEVER 7.0变得更易于使用并且提高了用户的生产率。主要的新特性包括：Reveal逻辑分析器：为支持FPGA设计者的直观设计调试过程而设计。针对嵌入式逻辑调试，Reveal逻辑分析器采用了以信号为中心的模式。用户首先定义感兴趣的信号，Reveal工具随后插入工具（增加FPGA测试/监控电路）和恰当的连接以便进行所需的观测。这种指定复杂的、多重事件触发的序列的功能是其它任何FPGA供应商的逻辑分析器所不具备的，它使得系统级设计调试变得更快、更容易。

ispLEVER Power Calculator的功能得到了加强，增加了一个新的考虑环境因素的功耗模型、新的图形化的功耗显示和多种有用的报告。新的热敏电阻选项模型模拟了真实的发热环境，包括散热、气流以及印刷电路板的复杂性，而图形化的功耗曲线反映了工作温度的情况。

现已支持LatticeXP2系列的LatticeMico32软微处理器系统的设计也包含了一些新的特性。代码跟踪使用户能够查看并调试引向指定断点的代码；增加了一个经过优化的C语言库从而缩短了代码的长度；添加了新的DDR、Serial SPI Flash以及SDRAM Wishbone外设接口以便完成片上系统的FPGA设计。

ispLEVER Pro和Classic

除了标准的莱迪思ispLEVER软件包外，莱迪思在推出7.0版本的同时，还提供了一种新的可选包，称作ispLEVER Pro，它包含了与软件捆绑在一起的一套常用的、价值极高的IP核。这种IP套件包含支持多种莱迪思FPGA系列的DDR、DDR2、FIR 滤波器、FFT 和Tri-Speed MAC模块，使用户能够在许可证授权的有效期内，利用任意数量的IP核来完成无限数量的FPGA设计。

莱迪思还同时推出ispLEVER Classic软件。ispLEVER Classic支持所有成熟的莱迪思可编程逻辑系列，包括其畅销的SPLD、CPLD、ispGDX、ispGDX2、 ispXPGA及ORCA产品系列。

获取

针对Windows、LINUX和UNIX用户的莱迪思的ispLEVER 7.0即可获取，售价从Windows PC版的8?5美元起。一年期单机许可证的ispLEVER PRO支持无限数量的基于IP的FPGA设计，其定价为1495美元，颇具吸引力。