#define MPLLCON 0x4c000008
#define CLKDIVN 0x4c000014
#define MPLL_405MHZ ((127<<12)|(2<<4)|(1<<0))
clock_init:
ldr r0, =CLKDIVN
mov r1, #0x5
str r1, [r0]
mcr p15,0,r0,c1,c0,0
orr r0,r0,#0xc0000000
mcr p15,0,r0,c1,c0,0
ldr r0, =MPLLCON
ldr r1, =MPLL_405MHZ
str r1, [r0]
mov pc, lr
本站仅提供存储服务，所有内容均由用户发布，如发现有害或侵权内容，请
点击举报。
