1.
T/F(薄膜)区,分为那三个Section.
答：CVD, PVD, CMP
2.
CVD 为那三个英文单词的缩写
答：Chemical Vapor Deposition.(化学气相沉积)
3.
PVD为那三个英文单词的缩写?
答：physical vapor deposition ，物理气相沉积
4.
CMP 是哪三个英文单词的缩写？
答：Chemical Mechanical Polishing (化学机械研磨)
5.
PE(Process Engineer) 工作职掌为何
答：(1) 保持 T/F工艺的稳定
(2) 开发新的产品的T/F 工艺
(3) 配合制造部解决制造工艺上的问题。
6.
EE(Equipment Engineer) 工作职掌为何
答：(1) 机台定期的PM
(2) 机台故障的排除
(3) 配合工艺工程师（Process Engineer）解决工艺上的问题
7.
工程師每日工作的開門五件事(Five Check)
答: (1). Check SPC chart
(2). Check lot report
(3). Check Qual lot/experiment lot status
(4) Check Equipment.
(5) Production lot profile.
8.
简述CVD的工作原理
答：CVD 是一种利用气态的化学材料在晶圆表面产生化学反应的制程，它会在表面上沉积一层薄膜以作为薄膜层
9.
在半导体工业中常用的CVD 反应器有那些?(以下试题将会提及)
答：AP-CVD: 代表常压化学气相沉积法(Atmospheric Pressure CVD)，操作压力在海平面摄氏0度时为760托。
LP-CVD: 代表低压化学气相沉积法(Low Pressure CVD)，操作压力在0.1至1托。
SA-CVD: 代表亚大气压化学气相沉积法(Subatmospheric Pressure CVD)，
操作压力在200托。
PE-CVD: 代表电浆增强型化学气相沉积法(Plasma Enhance CVD)，操作压力在1至10托之间。
HDP-CVD:代表高密度电浆增强型化学气相沉积法(High Density Plasma enhance)，操作压力在30m托以下。
10.
在半导体工业中，作为电气绝缘层材料通常称为什幺?
答：介电质(Dielectric);此项即由CVD制程完成
11.
举出两种最常使用的介电材料?
答：氧化硅(SiO2)及氮化硅(Si3N4)
12.
在CVD制成中须使用那些量测机台?
答：量测沉积厚度，量测掺杂硼磷氟浓度，量测芯片表面的污染粒子(Particle)，量测芯片表面的均匀度(Uniformity)， 量测芯片表面应力(Stress).
13.
名词解释: (以下试题将会提及)
答：USG: 未掺杂的硅玻璃(Undoped Silicate Glass)
PSG: 掺杂磷的硅玻璃(Phospho Silicate Glass)
BSG: 掺杂硼的硅玻璃(Boro Silicate Glass)
BPSG: 掺杂硼磷的硅玻璃(Borophosphosilicate glass)
TEOS:四乙氧基硅烷(Tetraethoxysilane);用途为沉积二氧化硅
以下为介电质薄膜在半导体工艺上的应用(8 to 29题)
14.
何谓STI (位置请参考Reference 1)
答：STI即为浅沟槽绝缘(Shallow Trench Isolation)
15.
STI的应用
答：两电晶体之间须制作一隔离槽绝缘，此隔离绝缘槽即称为STI
16.
STI使用何种介电质材料来进行填充
答： USG
17.
何谓侧壁空间层(Sidewall Spacer) (位置请参考Reference 1)
答：在闸极尺寸小于2微米时，侧壁空间层可以在大部分以MOS晶体管为主的集成电路芯片中发现。
18.
侧壁空间层的应用
答：主要是用来形成低掺杂汲极(LDD)以抑制热载子效应。它也可以源极/汲极中的掺杂物原子提供一个扩散缓冲区，在自我对准的金属硅化物制程中，侧壁层可以避免源极/汲极与闸之间的短路。
19.
侧壁空间层使用何种介电质材料
答：USG
20.
何谓PMD (位置请参考Reference 1)
答：称为金属沉积前的介电质层(Pre-Metal Dielectric)，其介于多晶硅与第一个金属层的介电质
21.
PMD的应用
答：当电晶体在晶圆表面完成后，金属沉积前的介电质层(PMD)是第一个在晶圆表面沉积的介电质层。对PMD的要求是低介电质常数、能阻挡可移动离子、无空洞间隙填充，以及表面平坦化。
22.
PMD使用何种介电质材料
答：PSG or BPSG
23.
PMD为何使用PSG or BPSG
答：用磷来掺杂氧化硅有两个重要的理由，可以捕捉可移动的钠离子以及减少硅玻璃的加热回流温度。
24.
何谓IMD (位置请参考Reference 1)
答：金属层间介电质层(Inter-Metal Dielectric)
25.
IMD在沉积时有何限制?
答：IMD沉积的温度限制大约是摄氏450度以下，这是由于铝联线存在的缘故 通常，IMD沉积的温度大约是摄氏400度。
26.
IMD使用何种介电质材料
答：USG
27.
STI和IMD二者都用HDP PROCESS进行DEP，请问它们之间有何不同？
答：STI的沉积在METAL之前作为各个TRANSISTOR之间的绝缘介质，此时的沉积过程对温度没有很高的要求；IMD的沉积是在METAL之后作为各个GATE METAL之间的绝缘介质，此时的沉积过程要求温度低于400摄氏度；STI和IMD都要求工艺能够有很好的填洞能力因此都要求用HDP进行DEP，正因为STI DEP的温度高于IMD所以STI的FILM的UNIFORMITY 更好。
28.
何谓ARC
答：介电质抗反射层镀膜(Antireflective coating)
29.
ARC的应用
答：为了在微影技术制程中为达到高的分辨率，所以需一层抗反射层镀膜以减少来自铝与多晶硅表面的高反射率。
30.
ARC使用何种介电质材料
答：含硅量高的氮氧化硅(SiON)
31.
何谓Passivation Layer (位置请参考Reference 1)
答：即为钝化保护介电质层
32.
Passivation的应用
答：最后的工艺步骤中用来密封住集成电路芯片，以防止微小电路受到湿气与移动离子所造成的化学损坏
33.
Passivation使用何种介电质材料
答：氧化硅、氮化硅
34.
为何钝化层要沉积氧化硅、氮化硅
答：氮化硅对湿气及可移动离子是一种良好的阻挡材料，但因为应力的差异使氮化硅无法很好地附着在铝线上，因此一层氧化物通常会先沉积在氮化物之前以缓冲应力并促进氮化硅的附着力。
35.
列出介电质CVD最常使用的硅来源气体
答：SiH4， TEOS
36.
TEOS和SiH4的性质及在制程上面有什幺区别？
答：TEOS属于液态源在进入CHAMBER进行DEP之前需要对其进行气化，适合于DOPAN PROCESS，使用TEOS的COST 要高于SiH4;SiH4属于气态源，它的优点是PARTICLE含量低，纯度高于TEOS且有较好的填洞能力。
37.
CVD 为何需要执行PROCESS CLEAN?
答：在介电质CVD制程中，介电质薄膜不仅沉积在晶圆的表面，同时也会沉积在反应室里面的任何地方，特别是晶圆夹盘、气体喷嘴以及反应室的内壁，经常性地清洁反应室以避免薄膜在这些表面上剥离而引起的Particle污染是很重要的。
38.
那一种化学制品常会用在介电质CVD反应室的电浆清洁中?
答：含氟化学气体是被用在介电质CVD反应室的干式清洁上。如NF3，CF4，C2F6和C3F8
Reference 1
零基础入门芯片制造专题系列
点击链接可直接进入：
独家爆料晶圆生产内部组织结构零基础入门芯片制造行业---Cost零基础入门芯片制造行业---OEE零基础入门芯片制造行业---SPC零基础入门芯片制造行业---MFG（上）零基础入门芯片制造行业---MFG（下）零基础入门芯片制造行业---PIE（Ⅰ）零基础入门芯片制造行业---PIE（Ⅱ）零基础入门芯片制造行业---YE（Ⅰ）零基础入门芯片制造行业---YE（Ⅱ）中国半导体论坛 csf211ic
