ADC/DAC 高速接口204B Deterministic Latency干货资料！

Deterministic Latency

很多JESD204的系统包含多种多样的数据处理单元，并且他们处于不同的时钟域中，所以将导致无法确定的延迟。这些延迟将在链路层上电、断电、复位时产生随机的延迟。JESD204A没有提供处理接口延迟的方法，而在JESD204B中提供了两种机制（Subclass 1、Subclass 2）去解决延迟不定的问题。

数据链延迟定义为：并行的数据帧放到TX device 到并行的数据帧从RX device输出的时间差，这个时间差由frame clock 计算。延迟以frame clock为单位，并且越小越好，同时必须在系统上电、断电以及重新同步时，提供辅助的时间信息来满足输入的要求。

确定的数据链路延迟需要2个要求：

1．在TX device，ILA(initial lane alignment)必须保持所有的lanes同时启动，启动的时间为SYNC上升沿后的LMFC的第一个边沿或者是设定好的LMFC周期。

2．在RXdevice，输入的数据必须缓存以消除TX SERDES lanes、物理通道、RX SREDES lanes带来的延迟。数据在LMFC的边沿可以进行释放。

TX device的发送和和RX device 缓存的释放都会与LMFC对齐，因此固定的数据延迟决定于发送端与接收端LMCF的对齐程度。

为了更好的实现固定延迟的协议，需要注意以下三点：

1、 LFMC的周期必须大于数据链路的延迟。

2、 RX device的缓存区的缓存数据的时间必须大于数据链路的延迟。

3、缓存区的大小在1到K之间。

以上3点是为了保证在RX缓存区释放数据时，所有的数据的发送数据都已经到达RX device。

最终的数据链的延迟将等于缓存区的大小*T。

声明：

本站仅提供存储服务，所有内容均由用户发布，如发现有害或侵权内容，请点击举报。