路线|新发布的国际器件与系统路线图指出芯片堆叠、单片3D、新材料等超越摩尔发展方向

自1965年发布国际半导体技术发展路线图（ITRS）起，经过50年的发展，ITRS终于2016年停止发布。之后，由IEEE接手该路线图，并扩展覆盖了新型系统级技术，更名为国际器件与系统路线图（IRDS）。IEEE将于2017年11月在美国华盛顿发布正式的第一版IRDS。以下将简单预告该路线图内容。

据新版半导体路线图白皮书介绍，传统半导体的尺寸将在2024年达到极限。但是，将有更多种类的新器件、芯片堆叠和系统创新方法来延续计算机性能、功耗和成本的优化。

CMOS将于2024年结束

国际器件与系统路线图（IRDS）表示：“目前芯片成本降低方法主要是通过缩小多晶硅间距、金属互连间距和电路单元的高度，这种现象将持续到2024年”。

自此，如果晶体管间距（CPP）再缩小将没有空间放置通孔，且性能严重恶化。器件沟道的物理长度在12nm处将达到饱和，再缩电性能将急剧恶化；为保留足够的临界尺寸（CD）（约11nm），CPP将在24nm达到饱和，尺寸再缩小寄生将难以接受。

超越摩尔

IRDS的许多白皮书都是关注传统半导体领域，包括CMOS尺寸、新型器件、产量等。而IRDS将扩展新的领域，包括系统互连，以及量子和神经系统新型计算机等。

在IRDS的所有白皮书中，所谓的“超越摩尔”内容描述很细致，详细描述了逻辑和存储器件的预期尺寸、材料，以及互连等关键内容。

例如，白皮书预测，2021年前FinFET能够持续有效，满足高性能逻辑应用。然而，2019年以后，环栅晶体管（GAA）将起步；随着栅宽继续缩小，栅长将无处安放，所以晶体管形态将过渡到垂直纳米线器件。

 图 芯片实现方法和物理尺寸将从2021年开始面临严峻挑战（红色部分）

3D电路

芯片堆叠以及各种新型器件有望在CMOS工艺结束后继续提高芯片性能、降低成本。有必要发展3D集成路线，包括3D堆叠、单片3D（或顺序集成），以维持系统性能和功率增益，同时保持成本优势。 

图 随着芯片尺寸的缩小，需要新结构来保持性能、降低功耗

其它

白皮书将详细介绍锗等高电子迁移率器件的嵌入，“驱动电流显著提升一个数量级”。

芯片设计规则变得更加紧凑，寄生效应将成为芯片设计的主要问题，严重影响关键路径的性能。