三维单片集成（M3D）的目标是将多种功能集成到由一个或多个芯片垂直堆叠而成的功能块中，在制造更快速度、更低成本和更小体积芯片方面展现出巨大前景。尽管其发展已有一段时间，但大多数的工作仍在研发阶段，在验证技术和建立生态系统方面还有大量的工作要做，大多数的方法未能证实商业上的可行性。 市场观察家Nathan Brookwood表示，“M3D具备潜力，它就像上楼和下楼，而不是从一个大厦一层的一端去到同层的另一端。与之前从缓存到计算单元需要走数十毫米不同，现在只需要走上1或2毫米。”
目前在该领域的研究团队和公司包括美国国防先期研究计划局（DARPA）、法国电子与信息技术实验室（CEA-Leti）、英国ARM、美国明导（Mentor Graphics）和高通（Qualcomm）等。
M3D所面临的最主要挑战包括：
1.推进EDA巨头为其研发设计工具；
2.保护器件组成单元在生产过程中不受高温影响
3.在晶体管级对准电路
4.对数十个（如果不是数百个）单元进行布线
5.减少单个器件中层次化存储器和逻辑单元的成本
短期来看，最主要的阻碍之一是能否让更多的EDA供应商参与到该工作中。Mentor Graphics已经开始在M3D结构的寄生参数提取和验证上投入努力。高通和ARM也在与乔治亚理工大学等高校合作研发M3D设计工具。
Leti已在“冷立方”（CoolCube）技术领域开展多年研究。该方法是在前道工艺中以逐层制造的方式，完成多层有源晶体管的垂直堆叠，可减少对硅穿孔（TSV）工艺的需求，满足超高密度和高性能电路的设计和生产，更多内容参见此前公号文章。美国IBM、高通和欧洲的意法半导体（ST）是该研究的合作伙伴。冷立方展现出了应用潜力，但仍要面临如何解决在完全M3D芯片中的全局布线等问题。
图为冷立方结构示意图
Leti展示了包含有2×107 vias/mm2的冷立方技术，还将在2018年末推出多项目晶圆用PDK，满足合作伙伴对该技术的测试需求。此外，Leti还在同步研发多个晶圆上芯片和晶圆上晶圆堆叠技术，以及热管理问题和精准对齐结构技术。Leti的部门主任Olivier Faynot说：“我们相信这在制造上是可行的。”
高通对于3D VLSI领域的研究具有极高热情，积极探索和解决现有方法的缺陷。很多年前，高通在TSV上也赋予了同等的热情，但是当下，高通在很大程度上已放弃了对TSV的推动，因为在M3D芯片中使用TSV所面临的热和成本压力仍然在很大程度上没有解决。
高通研究的高级总监Yang Du表示，M3D可用于多种产品。该技术能够支持存储器阵列和乘法累计单元阵列的匹配，来产生理想的神经网络加速器。
图为高通对M3D发展路线的观点
初创公司MonolithIC3D表示其在M3D上有引人注目的理念和知识产权（IP），但是还要找到合作者在硅上实现并测试。公司的CEO Or-Bach表示通过使用现有低成本制造技术的组合，可实现了至少四种器件堆叠。他演示了经过减薄工艺及划片后的器件，通过使用SiGe引导层可对其进行面对面键合。现有能够在50nm容差内提供对齐的键合机是其方法的元素之一。他表示其M3D思路能够用于制造DRAM，可将存储器和外围电路集成到同一单芯片上。
图为Or-Bach对其所提的M3D技术的粗略表述
英特尔的一位发言人表示公司正在使用M3D的一种形式，来在其3D XPoint和3D NAND芯片上一同封装上外围和存储器电路。在今年早些时候，三星表示他将在未来的3D NAND芯片上放置外围电路，实现类似M3D的方法。
Leti和其他公司退出CMOS图像传感器的研发，因为索尼用硅工艺和M3D技术成功研制出可连接逻辑和存储器的解决方案。在2017年1月，索尼发布论文，展现在三星帮助下的三层堆叠。
DARPA将M3D视为有望刺激芯片产业再次增长的众多技术之一，尤其是在产业增效放缓、成本增长的当下。DARPA“电子复苏”（ERI）项目在2017年9月首批启动的6个子项目之一即为探索芯片堆叠——“三维系统级芯片”（3DSoC），项目详情移步于此。
TSMC等公司则在晶圆级扇出型封装上不断取得进展，该技术现已用于苹果的iPhone处理器。
联系客服
