DARPA探索具有极低的延迟，可为复杂的射频系统提供虚拟测试台的高性能计算的发展。当前的模拟环境依赖于传统的计算，传统计算无法产生计算吞吐量和速度从而精确地复制现实世界中的交互，模拟物理测试范围的规模或满足更复杂系统的技术要求。
数字射频战场模拟器（DBRE）
由于成本和系统复杂性的增加以及军事领域的有限可用性等问题，未来军事系统的测试、评估和训练将越来越多地在虚拟环境中进行。虚拟仿真器已被用强化现代战斗机飞行员的真实训练，它们在满足测试和训练人工智能技术的严格要求方面具有重要的前景。然而，当前的模拟环境依赖于传统的计算，这种计算无法产生计算吞吐量和速度从而精确地复制现实世界中的交互，模拟物理测试范围的规模或满足更复杂系统的技术要求。
DARPA微系统技术办公室（MTO）项目经理PaulTilghman说：“虚拟环境可以通过建立雷达和通信等复杂传感器系统的高保真模型，24/7/365全天候测试和训练先进射频（RF）技术，从而显著地帮助军方。”然而，现有的计算技术无法准确地模拟复制真实射频环境所需的规模、波形交互或带宽需求。
为解决当前阻碍虚拟测试环境开发的计算局限性，DARPA创建了数字射频作战空间模拟器（DBRE）程序。DRBE试图创建一种新的高性能计算（HPC），该高性能计算被称为“实时HPC”或RT-HPC，它将有效地平衡计算吞吐量和极低的延迟，能够生成射频环境的高保真仿真。DRBE将通过创建世界上第一个大型虚拟射频测试范围来演示RT-HPC的使用。该范围旨在提供所需的规模、保真度和复杂性，以匹配目前使用的复杂传感器系统，为国防部（DoD）提供有价值的开发和测试环境。
“尽管DRBE的主要研究目标是开发可用于在封闭环境中复制多个射频系统交互的实时HPC，但这并不是这类新计算的唯一应用。在虚拟环境之外，RT-HPC可能对包括从时间敏感的大数据开发到科学研究发现在内的众多军事和商业能力产生影响，”Tilghman说。
为支持RT-HPC和DRBE射频测试范围的创建，该项目将集中在两个主要研究领域。一个领域将探索设计和开发新的计算体系结构和特定领域的硬件加速器，以满足RT-HPC的实时计算要求。现有的高性能计算机依赖于通用计算设备，这些设备要么优先考虑高计算吞吐量，同时牺牲延迟（即图形处理单元（GPU）），要么具有非常低的延迟和相应的低计算吞吐量（即现场可编程门阵列（FPGA））。DRBE试图通过创建一种结合了GPU和FPGA最佳特性的新型HPC硬件来克服两者的局限性。
第二个研究领域将侧重于开发工具、规范和接口以及其他系统需求，以支持RT-HPC系统的集成和虚拟射频测试范围的创建。这些组件将有助于设计和控制可在该范围内运行的各种测试场景，使DRBE的RT-HPC能够与外部系统进行测试，促进支持多个实验以及更多实验所需的资源分配。
DRBE是DARPA电子复兴计划（ERI）第二阶段的一部分，该计划为期五年，对国内、美国政府和国防电子系统的未来投资超过15亿美元。作为ERI第二阶段的一部分，DARPA正在ERI项目之间建立新的联系，并在国防应用中展示所产生的技术。DRBE通过为防御系统带来领域特定处理体系结构的好处，帮助完成这一任务。
美国国防高级研究计划局将于2019年2月13日上午9:00至下午5:00（东部时间）在弗吉尼亚州阿灵顿市威尔森大道4075号300室22203举行提案人日，以提供更多关于DRBE的信息，并回答潜在提案人的问题，即将发布的广泛机构公告将全面描述项目结构和目标。
活动详情请访问：http://www.cvent.com/events/darpa-mto-drbe-proposers-day/event-summary-69f231cef8814aa799cd60588b5dc9cf.aspx
联系客服
