晶圆工艺制程达到1纳米会怎样？

在现在的材料下，晶圆的工艺制程的极限是5nm。我们知道，这个工艺越先进，晶体管就越小，相同面积的芯片就可能塞进更多的晶体管了，理论上能芯片的性能和功耗都会得到改善。

但是，它也会有很多负面的作用，最主要的就是漏电流，随着沟道长度（就是制程）的缩小，这个漏电流就越严重，制程带来的好处基本上被这些负面作用抵消了，虽然像英特尔、IBM等采用了一些新的手段（如FinFet）去改善漏电流等问题，但它总是有个限度 的。

当制程达到5nm以下时，又有新的问题出现，这就是“量子隧穿效应”，所谓量子隧穿效应指的是电子能够穿过它们本来无法通过的墙壁（如闸极）的现象，甚至会造成晶体管失控。

所以说，能不能达到1nm的制程？也不是不可以，那一定要新的材料，如碳纳米管，但是目前以硅为材料的晶体管，我觉得不会出现1nm。