打开APP
userphoto
未登录

开通VIP,畅享免费电子书等14项超值服

开通VIP
verilog赋值原则(初级)

1、在时序逻辑中,使用非阻塞赋值。

2、在组合逻辑中,使用阻塞赋值。

3、在同一个always块中,不要混合使用阻塞赋值和非阻塞赋值。

4、在同一个always块中,如果既有组合逻辑又有时序逻辑,使用非阻塞赋值。

5、always模块的敏感表为电平敏感信号时,使用阻塞赋值。

6、不要使用#0时延进行赋值。

7、不要在阻塞赋值中使用时延语句。

8、在行为级描述中,若语句间是顺序执行的关系,使用阻塞赋值。

本站仅提供存储服务,所有内容均由用户发布,如发现有害或侵权内容,请点击举报
打开APP,阅读全文并永久保存 查看更多类似文章
猜你喜欢
类似文章
verilog设计经验总结
《FPGA入门教程》看书随笔——RTL设计
Verilog 阻塞/非阻塞用法 基础
FPGA研发之道(14)写在coding之前的铁律
FPGA的Veilog HDL语法、框架总结
Verilog 编写规范
更多类似文章 >>
生活服务
热点新闻
分享 收藏 导长图 关注 下载文章
绑定账号成功
后续可登录账号畅享VIP特权!
如果VIP功能使用有故障,
可点击这里联系客服!

联系客服