打开APP
userphoto
未登录

开通VIP,畅享免费电子书等14项超值服

开通VIP
DDS中DAC选型(2)
DDS中DAC选型(2)
2009-01-16 14:23

《如何选择DAC

问:DAC的精度于速度有什么关系
[
答:Theresa] There is no direct relationship between accuracy and speed of a DAC.

Current output DACs are much faster settling in ns in contrast to voltage output dacs, settling in ms.
Both types are available with 16 bits of accuracy

翻译:DAC输出速度与精度之间没有直接的关系。同样是16位(bitDAC的情况下,电流输出DAC建立时间(Setting Time)可以到ns级,而电压输出的DAC可以到ms级。

3)输出更新速率(output update rate)

   指从数据寄存器精确地向DAC传输数据的速率,但并不意味着这个速率能达到规定位数的精度。

可以参考网上ADI技术专家的解答:

《如何选择DAC

问: DA的一个参数:MSPS UPDATE RATE是什么意思,是不是最高的工作频率?
[
答:LiaoWS] MSPS is million samples per second.Update rate is MSPS for many converters,except the Sigma-Delta ones. They are not maximum working frquency, they are the frequency that converter can work normally. The maximum should be faster than them.

翻译:MSPS是指每秒百万次采样(每秒钟取百万个采样点)。除了Sigma-Delta这种结构的转换器没有更新速度(Update Rate)之外,其他转换器都有。Update Rate不是最高工作频率,这个参数是转换器正常工作室的频率,最高工作频率比Update Rate要大。

从上面的解答可以知道,如果要设计100MHzDDS,也就是后面要用100MHz的时钟接DAC,每个时钟出一个模拟值,则DACUpdate Rate最好要比100MHz高就行。

电流输出DAC

       AD9744的最大输出更新速率(Maximum Output Updata Rate)的最小值为210MHz

    这个好理解,因为AD9744有一个CLOCK端,只要这个管脚接的时钟小于210MHz就行。但有些电压输出并行输入DAC没有CLK,如AD669,如何理解?

AD9744功能框图

电压输出DAC

ADI网站上AD669的网页介绍

http://www.analog.com/zh/digital-to-analog-converters/da-converters/AD669/products/product.html

但在AD669DataSheet上是没有DAC Updata Rate的,自己算了一下:每秒167k个点,每个点就与等于6μsDAC Settling Time相等,其实可以这样理解:

电压输出DAC Updata Rate="1/DAC" Settling Time,多大的速度就用了多少时间;

而电流输出DAC Updata Rate>1/DAC Settling Time

AD669功能框图

4Output Propagation Delay (tPD)传播延时

THS5661A时序

可以知道,THS5661A数据时钟上升沿有效,12bit的数字在时钟上升沿时,进入Logic Control(从THS5661A功能图可以看到),进行运算(MODE决定是数据的格式,是原码还是补码),在Digital delay time之后输出到Output Current Switches,传播延时一段时间(Output Propagation Delay)再输出建立的电流值。THS5661ADigital delay time="1" clk; Output Propagation Delay="1ns"

AD9744时序

可以知道,AD9744没有了Digital delay time,在一个时钟内就转换了,显然很快。

              

             

MAX5878

MAXIM公司的MAX5878更是等待89个时钟(Data Latency才把数字量转换为模拟电压输出。

AD9744

Settling Time The time required for the output to reach and remain within a specified error band about its final value, measured from the start of the output transition.

THS5661A

settling time

The time required for the output to settle within a specified error band.


本站仅提供存储服务,所有内容均由用户发布,如发现有害或侵权内容,请点击举报
打开APP,阅读全文并永久保存 查看更多类似文章
猜你喜欢
类似文章
一文看懂DDS原理、混叠、幅度调制
DDS芯片基础介绍
基于DDS的函数信号发生器
AD9851
电子工程师的测量“神器”——任意波形发生器如何设计?
【博客大赛】零基础学FPGA (二十八)频、相可调,任意波形信号发生器系统设计
更多类似文章 >>
生活服务
热点新闻
分享 收藏 导长图 关注 下载文章
绑定账号成功
后续可登录账号畅享VIP特权!
如果VIP功能使用有故障,
可点击这里联系客服!

联系客服