高性能 EE的可编程逻辑器件 ATF16V8B

可编程逻辑器件中文网站 - Programmable Logic Device ( FPGA&CPL...

06年05月16日:Lattice推出新一代可编程电源管理器件降低FPGA功耗的设计技巧 (... 05年09月29日：[访谈]用打破现状的产品增加市场份额使用SignalTapII逻辑分析仪...

www.fpga.com.cn/ 2009-2-17 -百度快照

文首 2011-5-4

Highperformance

EE PLD

ATF16V8B

ATF16V8BQ

ATF16V8BQL

高性能

EE的可编程逻辑器件

ATF16V8B

ATF16V8BQ

ATF16V8BQL

Features

· Industry-standard Architecture

– Emulates Many 20-pin PALs?

– Low-cost Easy-to-use Software Tools

· High-speed Electrically-erasable Programmable Logic Devices

– 7.5 ns Maximum Pin-to-pin Delay

–

· Several Power Saving Options

Device 设备

ICC, Standby 待机

ICC, Active 活跃

ATF16V8B

50 mA

55 mA

ATF16V8BQ

35 mA

40 mA

ATF16V8BQL

5 mA

20 mA

· CMOS and TTL Compatible Inputs and Outputs

– Input and I/O Pull-up Resistors

· Advanced Flash Technology

– Reprogrammable

– 100% Tested

· High-reliability CMOS Process

– 20 Year Data Retention

– 100 Erase/Write Cycles

– 2,000V ESD Protection

– 200 mA Latchup Immunity

· Commercial, and Industrial Temperature Ranges

· Dual-in-line and Surface Mount Packages in Standard Pinouts

· PCI-compliant

特点

·业界标准架构

- 模拟20多针牙周炎?

- 低成本易于使用的软件工具

·高速电可擦除可编程逻辑器件

- 7.5纳秒最大引脚到引脚延时

·几个省电选项

Device 设备

ICC, Standby 待机

ICC, Active 活跃

ATF16V8B

50 mA

55 mA

ATF16V8BQ

35 mA

40 mA

ATF16V8BQL

5 mA

20 mA

·CMOS和TTL兼容输入和输出

- 输入和I / O上拉电阻

·先进的闪存技术

-可再编程

- 100％测试

·高可靠性的CMOS工艺

- 20年的数据保存

- 100擦除/写周期

- 2,000 V的ESD保护

-200毫安闭锁免疫

·商业和工业温度范围

·双列直插和表面贴装封装在标准管脚引出线

·的PCI兼容

Block Diagram 框图

Pin Configurations 引脚配置

All Pinouts Top View 所有管脚顶视图

Pin Name 引脚名称

Function 功能

CLK

Clock 时钟

Logic Inputs 逻辑输入

I/O

Bi-directional Buffers 双向缓冲器

Output Enable 输出使能

VCC

+5V Supply +5 V电源

Rev. 0364I–04/01

Description

The ATF16V8B is a high-performance CMOS (electricallyerasable)

programmable logic device (PLD) that utilizes

Atmel’s proven electrically-erasable Flash memory technology.

Speeds down to 7.5 ns are offered. All speed ranges

are specified over the full 5V ± 10% range for industrial

temperature ranges, and 5V ± 5% for commercial temperature

ranges.

Several low-power options allow selection of the best solution

for various types of power-limited applications. Each of

将英语译成中文(简体)

说明

该ATF16V8B是一种高性能的CMOS（electricallyerasable）

可编程逻辑器件（PLD），利用

Atmel的证明电可擦除闪存技术。

速度下降至7.5纳秒的提供。所有速度范围

在整个指定5V的±10％范围内工业

温度范围，和5V± 5％为商业温度

范围。

多种低功耗选项允许选择最佳的解决方案

在电力有限的各类应用。每

these options significantly reduces total system power and

enhances system reliability.

The ATF16V8Bs incorporate a superset of the generic

architectures, which allows direct replacement of the 16R8

family and most 20-pin combinatorial PLDs. Eight outputs

are each allocated eight product terms. Three different

modes of operation, configured automatically with software,

allow highly complex logic functions to be realized.

将英语译成中文(简体)

这些方案大大降低了系统总功耗和

提高系统可靠性。

该ATF16V8Bs纳入了一般超

架构，它允许直接更换的16R8

大多数家庭和20针组合可编程逻辑器件。八个输出

八是每个分配产品条款。三种不同的

操作模式，软件自动配置，

允许高度复杂的逻辑功能得以实现

Absolute Maximum Ratings* 绝对最大额定值*

Temperature Under Bias..... 偏压下温度..................................... -55oC to +125oC

Storage Temperature 贮藏温度......................................-65oC to +150oC

Voltage on Any Pin with

Respect to Ground .......................................-2.0 V to +7.0 V(1)

与引脚对地的电压

关于地面

Voltage on Input Pins

with Respect to Ground

During Programming................................... -2.0 V to +14.0 V(1)

电压输入引脚

对地

在编程过程中...................................

Programming Voltage with

Respect to Ground .....................................-2.0 V to +14.0 V(1)

编程电压与

对于地

*NOTICE: Stresses beyond those listed under “Absolute

Maximum Ratings” may cause permanent damage

to the device. This is a stress rating only and

functional operation of the device at these or any

other conditions beyond those indicated in the

operational sections of this specification is not

implied. Exposure to absolute maximum rating

conditions for extended periods may affect device

reliability.

Note: 1. Minimum voltage is -0.6V DC, which may undershoot

to -2.0V for pulses of less than 20 ns.

Maximum output pin voltage is VCC + 0.75V DC,

which may overshoot to 7.0V for pulses of less

than 20 ns.

*注意：超越“绝对额定值，

最大值“，可能造成永久性伤害

该设备。这是一个值仅为

该设备的功能操作在这些或任何

以外的其他条件表示在

本规范的运作将得不到

暗示。暴露在绝对最大额定值

长时间会影响器件

可靠性。

注：1。最小电压为-0.6V的直流，这可能冲

至2.0V的期限不超过20纳秒的脉冲。

最大输出端子电压0.75V的VCC+直流，

这可能冲至值7.0V的脉冲少

超过20毫微秒。

DC and AC Operating Conditions 直流和交流工作条件

Commercial

Industrial

Operating Temperature (Ambient)

0oC-70oC

-40oC - 85oC

VCC Power Supply

5V=± 5%

5V=± 10%

ATF16V8B(QL)

DC Characteristics 直流特性

Symbol

符号

Parameter

参数

Condition

条件

Min

Typ

典型

Max

Units

单位

IIL

Input or I/O Low

Leakage Current

0 ≤=VIN ≤=VIL(Max)

-35

-100

μA

IIH

Input or I/O High

Leakage Current

μA

ICC

Power Supply

Current, Standby

电源

当前，待机

VCC = Max,

VIN = Max,

Outputs Open

的VCC=最大，

当VIN =最大，

输出打开

B-7, -10

Com.

B-15

Com

B-15

Ind.

B-25

Com

B-25

Ind.

BQ-10

Com

BQL-15

Com

BQL-15

Ind.

BQL-25

Com

BQL-25

Ind.

ICC2

Clocked Power

Supply Current

时钟电源

电源电流

VCC = Max,

Outputs Open,

f=15 MHz

的VCC=最大，

输出打开，

f= 15兆赫

B-7, -10

Com.

Ind.

100

B-15

Com.

B-15

Ind.

B-25

Com.

B-25

Ind.

BQ-10

Com.

BQL-15

Com.

BQL-15

Ind.

BQL-25

Ind.

IOS(1)

Output Short Circuit Current

输出短路电流

VOUT = 0.5 V

-130

VIL

Input Low Voltage

输入低电压

-0.5

0.8

0.5 V

VIH

Input High Voltage

输入高电压

2.0

VCC+0.75

VOL

Output Low Voltage

输出低电压

VIN=VIH or VIL,

VCC=Min

IOL = -24 mA

Com., Ind.

0.5

VOH

Output High Voltage

VIN=VIH or VIL,

VCC=Min

IOH = -4.0 mA

2.4

Notes: 1. Not more than one output at a time should be shorted. Duration of short circuit test should not exceed 30 sec.

2. Shaded parts are obsolete with a last time buy date of 19 August 1999.

注：1。不超过一次一个输出应该是短路。短路测试持续时间不应超过30秒。

2。阴影部分是一个过时的最后一次购买1999年8月19日的日期。

AC Waveforms(1) 交流波形（1）

Note: 1. Timing measurement reference is 1.5V. Input AC driving levels are 0.0V 3.0V, unless otherwise specified.

《缺图，见原版》

注：1。定时测量基准是1.5V。输入交流传动水平0.0V3.0V时，除非另有规定。

AC Characteristics(1) AC特性（1）

《表未译》

Note: 1. See ordering information for valid part numbers and speed grades.

2. Shaded parts are obsolete with a last time buy date of 19 August 1999.

注：1。见订货数量和速度的有效部分级别的资料。

2。阴影部分是一个过时的最后一次购买1999年8月19日的日期。

ATF16V8B(QL)

Input Test Waveforms and

Measurement Levels: 输入测试波形和测量等级：

《波形图待绘》

Output Test Loads:

Commercial

输出测试负载：

商业

《波形图待绘》

Pin Capacitance 引脚电容

《表待绘》

Note: 1. Typical values for nominal supply voltage. This parameter is only sampled and is not 100% tested.

注：1。标称电源电压的典型值。此参数只采样，是不是100％测试。

Power-up Reset 上电复位

The registers in the ATF16V8Bs are designed to reset during

power-up. At a point delayed slightly from VCC crossing

VRST, all registers will be reset to the low state. As a result,

the registered output state will always be high on power-up.

This feature is critical for state machine initialization. However,

due to the asynchronous nature of reset and the

uncertainty of how VCC actually rises in the system, the following

conditions are required:

1. The VCC rise must be monotonic,

2. After reset occurs, all input and feedback setup

times must be met before driving the clock pin high,

and

3. The clock must remain stable during tPR.

在ATF16V8Bs的寄存器旨在复位

上电。在略微推迟从VCC交叉点

VRST，所有寄存器都将被重置为低状态。因此，

已注册的输出状态将永远是高上电。

此功能为初始化状态机的关键。然而，

由于自然和异步复位

不确定性实际上是如何在系统中的VCC上升，下面

条件是必需的：

1。 VCC的上升必须是单调的，

2。复位发生后，所有的输入和反馈的设置

时间在开车前必须满足的时钟引脚为高电平，

和

3。时钟必须保持稳定，在TPR等。

Preload of Registered Outputs 预紧登记产出

The ATF16V8B’s registers are provided with circuitry to

allow loading of each register with either a high or a low.

This feature will simplify testing since any state can be

forced into the registers to control test sequencing. A

JEDEC file with preload is generated when a source file

with vectors is compiled. Once downloaded, the JEDEC file

preload sequence will be done automatically by most of the

approved programmers after the programming.

该ATF16V8B的寄存器提供电路

让每个寄存器加载或高或低。

此功能将简化测试，因为任何国家可以

强行进入寄存器来控制测试序列。一

与预载的JEDEC文件时生成一个源文件

与向量被编译。一旦下载完成，JEDEC文件

预序列将自动完成最

批准后编程的程序员。

《图表缺省待译》

Security Fuse Usage 安全保险丝使用

A single fuse is provided to prevent unauthorized copying

of the ATF16V8B fuse patterns. Once programmed, fuse

verify and preload are inhibited. However, the 64-bit User

Signature remains accessible.

The security fuse should be programmed last, as its effect

is immediate.

提供一个单一的保险丝，以防止未经授权的复制

保险丝的ATF16V8B模式。一旦编程，保险丝

验证和预有抑制作用。然而，64位用户

签名仍然可以访问。

安全保险丝应编程最后，因为其效果

是即时的。

Electronic Signature Word 电子签名字

There are 64 bits of programmable memory that are always

available to the user, even if the device is secured. These

bits can be used for user-specific data.

有64个可编程的存储器位，总是

提供给用户，即使该设备是安全的。这些

位可用于用户特定的数据。

Programming/Erasing 编程/擦除

Programming/erasing is performed using standard PLD

programmers. See CMOS PLD Programming Hardware

and Software Support for information on

software/programming.

编程/擦除可编程逻辑器件是使用标准

程序员。见硬体的CMOS PLD编程

和软件支持信息

软件/编程。

Input and I/O Pull-ups 输入和I / O上拉

All ATF16V8B family members have internal input and I/O

pull-up resistors. Therefore, whenever inputs or I/Os are

not being driven externally, they will float to VCC. This

ensures that all logic array inputs are at known states.

These are relatively weak active pull-ups that can easily be

overdriven by TTL-compatible drivers (see input and I/O

diagrams below).

将英语译成中文(简体)

所有ATF16V8B家庭成员内部输入和I / O

上拉电阻。因此，每当输入或I / O都

没有外部驱动，他们会浮到VCC。这

确保所有在已知的逻辑阵列输入国。

这些都是比较弱活动上拉，可以很容易地

过驱动TTL兼容的驱动程序（见输入和I / O

下图）。

Input Diagram 输入图

《图缺省，见原英文版》

I/O Diagram I / O的图

《图缺省，见原英文版》

Functional Logic Diagram Description 逻辑图功能说明

将英语译成中文(简体)

选项和功能的逻辑图描述

ATF16V8B架构。八个可配置宏单元可以

被配置为一个注册的输出，组合的I / O，

组合输出，或专用输入。

该ATF16V8B可配置三种不同的一

模式。每种模式使不同ATF16V8B看起来像

设备。大多数PLD的编译器可以选择合适的

自动模式。用户还可以强制选择

通过提供一个模式选择编译器。在决定

因素将是登记与使用

与专用组合输出和输出

与输出的输出使能控制。

该ATF16V8B通用架构可以被编程

效仿20多针PAL设备。这些建筑

子集，可以发现在每一个配置模式

在以下页面描述。用户可以下载

上市集设备的JEDEC编程文件到

可编程逻辑器件编程器，以及可配置ATF16V8B

像所选择的设备。请与您的程序员

制造商的这种能力。

未使用的产品条款是由自动禁用

编译器来降低功耗。一个安全的保险丝，

在设定时，保护了ATF16V8B内容。

八字节的用户签名（64熔断器）的访问

如存储项目的名称，部分用户的目的

号，修订，或日期。用户可访问签名

不管保险丝的安全状态。

Compiler Mode Selection 编译器模式的选择

《表格缺省，见原英文版》

Note: 1. Only applicable for version 3.4 or lower.

注：1。只适用于版本3.4或更低。

Macrocell Configuration 宏单元配置

Software compilers support the three different OMC

modes as different device types. Most compilers have the

ability to automatically select the device type, generally

based on the register usage and output enable (OE) usage.

the registered mode. All combinatorial outputs with OE

controlled by the product term will force the software to

choose the complex mode. The software will choose the

simple mode only when all outputs are dedicated combinatorial

without OE control. The different device types can be

used to override the automatic device selection by the software.

For further details, refer to the compiler software

manuals.

When using compiler software to configure the device, the

user must pay special attention to the following restrictions

in each mode.

In registered mode pin 1 and pin 11 are permanently

configured as clock and output enable, respectively. These

pins cannot be configured as dedicated inputs in the

registered mode.

In complex mode pin 1 and pin 11 become dedicated

inputs and use the feedback paths of pin 19 and pin 12

respectively. Because of this feedback path usage, pin 19

and pin 12 do not have the feedback option in this mode.

将英语译成中文(简体)

软件编译器支持三种不同的OMC的

模式为不同的设备类型。大多数编译器有

能够自动选择设备类型，一般

基于寄存器的使用和输出使能（OE）的使用情况。

登记册上的设备使用该软件来选择的力量

已登记的模式。所有使用OE输出组合

该产品将迫使长期控制软件

选择的复杂模式。该软件将选择

简单的模式，只有当所有的产出都致力于组合

无光电控制。不同类型的设备可

用于覆盖由软件自动装置的选择。

有关详情，请参阅编译器软件

手册。

当使用编译器软件来配置设备，

用户必须特别注意下列限制

每种模式。

在登记的模式引脚1和引脚11是永久

配置为时钟和输出使能，分别为。这些

引脚不能被配置为在专用输入

注册模式。

在复杂的模式引脚1和引脚11变成专用

投入和使用反馈路径引脚19和引脚12

分别。由于这种反馈路径使用，引脚19

引脚12和没有在此模式下反馈选项。

Registered Configuration for

Registered Mode(1)(2)

注册配置

登记方式（1）（2）

《缺省图，见英文原版》

Notes: 1. Pin 1 controls common CLK for the registered outputs.

Pin 11 controls common OE for the registered

outputs. Pin 1 and Pin 11 are permanently

configured as CLK and OE.

2. The development software configures all the architecture

control bits and checks for proper pin usage

automatically.

注：1。共同控制时钟引脚1为注册的产出。

引脚11为登记的共同控制的OE

输出。引脚1和引脚11是永久

配置为时钟和OE。

2。开发软件配置所有架构

控制位和脚的使用进行适当的检查

自动。

In simple mode all feedback paths of the output pins are

routed via the adjacent pins. In doing so, the two inner most

pins (pins 15 and 16) will not have the feedback option as

these pins are always configured as dedicated combinatorial

output.

在简单模式下的输出管脚所有反馈路径

路由通过相邻引脚。这样做，两个内心最

引脚（引脚15和16）不会有反馈选项，

这些管脚总是配置为专用组合

输出。

ATF16V8B Registered Mode ATF16V8B登记模式

PAL Device Emulation/PAL Replacement. The registered

mode is used if one or more registers are required. Each

macrocell can be configured as either a registered or combinatorial

output or I/O, or as an input. For a registered

output or I/O, the output is enabled by the OE pin, and the

allocated to the sum term. For a combinatorial output or

I/O, the output enable is controlled by a product term, and

seven product terms are allocated to the sum term. When

the macrocell is configured as an input, the output enable is

permanently disabled.

Any register usage will make the compiler select this mode.

The following registered devices can be emulated using

this mode:

16R8 16RP8

16R6 16RP6

16R4 16RP4

将英语译成中文(简体)

PAL制式设备仿真/ PAL制式更换。已登记

模式用于一个或更多的寄存器是必需的。每个

宏蜂窝可以被配置为注册或组合

输出或I/ O，或作为输入。已注册

输出或I/ O时，输出由OE引脚启用，并且

寄存器的时钟由CLK引脚。八大产品条款

分配到的款项任期。对于输出或组合

I / O的输出使能由一个乘积项控制，

七大产品条款被分配到任期的总和。当

宏单元配置为输入，输出使能

永久停用。

任何寄存器的使用将会使编译器选择此模式。

以下注册的设备可以使用模拟

这种模式：

16R816RP8

16R616RP6

16R416RP4

Combinatorial Configuration for

Registered Mode(1)(2)

组合配置

登记方式（1）（2）

《缺省图，见英文原版》

Notes: 1. Pin 1 and Pin 11 are permanently configured as CLK

and OE.

2. The development software configures all the architecture

control bits and checks for proper pin usage

automatically.

将英语译成中文(简体)

注：1。引脚1和引脚配置为11个永久时钟

和OE。

2。开发软件配置所有架构

控制位和脚的使用进行适当的检查

自动。

Registered Mode Logic Diagram 注册模式逻辑图

《缺省图，见英文原版》

ATF16V8B Complex Mode ATF16V8B复模

PAL Device Emulation/PAL Replacement. In the complex

mode, combinatorial output and I/O functions are possible.

Pins 1 and 11 are regular inputs to the array. Pins 13

through 18 have pin feedback paths back to the AND-array,

which makes full I/O capability possible. Pins 12 and 19

(outermost macrocells) are outputs only. They do not have

input capability. In this mode, each macrocell has seven

product terms going to the sum term and one product term

enabling the output.

PAL制式设备仿真/ PAL制式更换。在复杂的

模式，组合输出和I / O功能是可能的。

引脚1和11阵列定期投入。销13

通过18个引脚的反馈路径返回到与阵列，

这使得全I / O能力成为可能。引脚12和19

（最外层宏单元）是只输出。他们没有

输入能力。在这种模式下，每个宏单元有七个

产品方面去总结长期和短期的产品

使输出。

Combinatorial applications with an OE requirement will

make the compiler select this mode. The following devices

can be emulated using this mode:

16L8

16H8

16P8

操作环境的要求与组合应用程序将

使编译器选择此模式。下列设备

可以使用这种仿真模式：

16L8

16H8

16P8

Complex Mode Option 复杂的模式选择

《缺省图，见英文原版》

ATF16V8B Simple Mode ATF16V8B简单模式

PAL Device Emulation/PAL Replacement. In the Simple

Mode, 8 product terms are allocated to the sum term. Pins

15 and 16 (center macrocells) are permanently configured

as combinatorial outputs. Other macrocells can be either

inputs or combinatorial outputs with pin feedback to the

AND-array. Pins 1 and 11 are regular inputs.

PAL制式设备仿真/ PAL制式更换。在简单

模式，8个产品被分配到条件任期的总和。销

15和16（中宏单元）的永久配置

作为组合输出。其他的宏单元可以是

输入或反馈引脚输出的组合

与阵列。引脚1和11个定期投入。

Simple Mode Option 简单的模式选择

The compiler selects this mode when all outputs are combinatorial

without OE control. The following simple PALs can

be emulated using this mode:

10L8 10H8 10P8

12L6 12H6 12P6

14L4 14H4 14P4

16L2 16H2 16P2

编译器会选择这种模式时，所有输出组合

无光电控制。下面这个简单的牙周炎可以

使用这种模式来模拟：

10L810H810P8

12L612H612P6

14L414H414P4

16L216H216P2

《缺省图，见英文原版》

l - Pins 15 and 16 are always enabled.

* -15和16引脚始终启用。

Complex Mode Logic Diagram 复杂的模式逻辑图

《缺省图，见英文原版》

Simple Mode Logic Diagram 简单模式逻辑图

《缺省图，见英文原版》

SUPPLY CURRENT vs. INPUT FREQUENCY电源电流随输入频率

《缺省图，见英文原版》

SUPPLY CURRENT vs. SUPPLY VOLTAGE电源电流与电源电压

《缺省图，见英文原版》

SUPPLY CURRENT vs. INPUT FREQUENCY电源电流随输入频率

《缺省图，见英文原版》

ATF16V8B Ordering Information ATF16V8B订购信息

《缺省图，见英文原版》

Using “C” Product for Industrial 使用“C”产品工业

ATF16V8BQ and ATF16V8BQL Ordering Information

ATF16V8BQ和ATF16V8BQL订购信息

Using “C” Product for Industrial 使用“C”产品工业

To use commercial product for Industrial temperature ranges, down-grade one speed grade from the “I” to the “C” device

(7 ns “C” = 10 ns “I”) and de-rate power by 30%.

要使用“我”到“C“设备商用产品的工业温度范围，向下一年级速度等级

（7纳秒的“C“=10 ns的“我”）和解除率30％的电力。

本站仅提供存储服务，所有内容均由用户发布，如发现有害或侵权内容，请点击举报。