打开APP
userphoto
未登录

开通VIP,畅享免费电子书等14项超值服

开通VIP
8-3优先编码器(when-else实现)和(if-elsif-else实现)
(一)8-3优先编码器(when-else实现):
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
 
ENTITY coder IS
PORE(
                 D:IN STD_LOGIC_VECTOR(7 DOWNTO 0);
          output:OUT STD_LOGIC_VECTOR(2 DOWNTO 0)
          );
END coder;
 
ARCHITECTURE art1 IS
BEGIN
   output<="000" WHEN D(7)='0' ELSE
                 "001" WHEN D(6)='0' ELSE
                 "010" WHEN D(5)='0' ELSE
                 "011" WHEN D(4)='0' ELSE
                 "100" WHEN D(3)='0' ELSE
                 "101" WHEN D(2)='0' ELSE
                 "110" WHEN D(1)='0' ELSE
                 "111";
END art1;


(二)8-3优先编码器(if-elsif-else实现):
 
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
 
ENTITY coder IS
PORT(
                  D:IN STD_LOGIC_VECTOR(7 DOWNTO 0);
           output:OUT STD_LOGIC_VECTOR(2 DOWNTO 0)
          );
END coder;
 
ARCHITECTURE art1 OF coder IS
BEGIN
       PROCESS(D)
       BEGIN
            IF        D(7)='0' THEN output<="000";
            ELSIF D(6)='0' THEN output<="001";
            ELSIF D(5)='0' THEN output<="010";
            ELSIF D(4)='0' THEN output<="011";
            ELSIF D(3)='0' THEN output<="100";
            ELSIF D(2)='0' THEN output<="101";
            ELSIE D(1)='0' THEN output<="110";
            ELSE                         output<="111";
            END IF;
     END PROCESS;
END art1; 
本站仅提供存储服务,所有内容均由用户发布,如发现有害或侵权内容,请点击举报
打开APP,阅读全文并永久保存 查看更多类似文章
猜你喜欢
类似文章
电子钟VHDL设计
步进电机VHDL源程序(xilinx提供)
交通灯fpga——托普信息技术职业学院精品课程
基于VHDL仿真实现x86版CPU(数字逻辑)
(完整版)EDA期末考试题A卷
一天一个设计实例-静态随机存储器 SRAM 的 Verilog HDL/VHDL语言描述
更多类似文章 >>
生活服务
热点新闻
分享 收藏 导长图 关注 下载文章
绑定账号成功
后续可登录账号畅享VIP特权!
如果VIP功能使用有故障,
可点击这里联系客服!

联系客服