HDR是高端手机CMOS图像传感器（CIS）产品的标配。在目前的CIS设计中，DCG-HDR成像的一种实现方式是需要高CG（HCG）和低CG（LCG）读数，然后进行HDR合并。因此，这种双读出程序和图像融合，使得DCG-HDR成像的CIS发生帧速率降低（减少一半）和更高的功耗（~50%）。
来自蓝厂VIVO 的luoyi介绍了一种具有每帧像素级转换增益（CG）调制的CIS设计。与上述DCG-HDR成像相比，proposed adaptive DCG-HDR成像将CIS功耗降低了38%，并实现了单帧像素级HDR。
图1所示是proposed pixel架构和详细示意图。
基于传统的DCG像素设计，并依赖于CG选择信号，proposed pixel可以在LCG模式下工作，用于明亮场景中的成像；也可以使用HCG模式，用于黑暗场景中的视觉。proposed pixel包括一个像素内DRAM单元，用于缓冲1bit模式选择信号（ɸMODE）。当ɸDRAM被拉起时，ɸMODE到达CDRAM并刷新DRAM单元。如果ɸDRAM变低，尽管像素之外有任何ɸMODE变化，MLCG仍然由存储的ɸMODE控制。通过刷新存储在像素内存单元中的ɸMODE，每个像素都可采用HCG模式或LCG模式进行编程。
图2描述了CIS top-level architecture。
像素阵列被成像区、DRAM控制区和像素CG选择逻辑区包围。行逻辑块包含行扫描仪和驱动程序，用于逐行控制像素重置和读出。DRAM控制块通过行并行线将ɸDRAM信号馈送到像素。
图3描述的CG选择逻辑块由successive-approximation-register
（SAR）模块和模式选择（MS）模块组成。
像素输出（ɸPIX）由一个采样SAR模块并转换为2bit信号（SAR_OUT）。在MS模块内部的模式选择逻辑（表1）的指导下，MS模块确定ɸMODE给到像素那里。如果首选特定的CG模式，用户可以通过设置2bit信号CG_SET和CG_THR来自定义ɸMODE。所有ɸMODE都被扫描并作为像素CG选择数据发送。
图4中描绘的是帧操作的时序图。
CIS在rolling shutter方案中运作。在每个帧开始时，默认情况下将像素设置为HCG模式。在读出期间，像素对CG选择执行预读出。预读出中的一行ɸPIX被转移到像素CG选择块。一旦一行ɸMODE准备就绪，DRAM控制块会调出该特定行的ɸDRAM，以启用像素内DRAM刷新。在缓冲的ɸMODE的指导下，像素在HCG模式或LCG模式下读出。像素输出ɸPIX由列并行单斜（SS）ADC处理，并发送进行片外处理。
下图所示的是测量的光子传输曲线和信噪比（SNR）曲线。
HCG模式下的动态范围为63dB，与LCG一起扩展到90.5dB。
在前述的DCG-HDR成像中，为了合成HDR图像，HCG模式和LCG模式的读数都通过ISP中的HDR合并合并。通过HDR合并，像素级HDR图像融合需要巨大的计算能力。
在adaptive DCG-HDR成像中，基于单个读出图像生成HDR图像。在像素CG选择数据的指导下，无需图像融合即可实现像素级HDR成像。
根据场景，像素的CG模式被自适应更改，以确保灯光和阴影中的场景对象清晰可辨。
在视频拍摄中，前述DCG-HDR成像需要每帧的双CIS读数（HCG和LCG）再进行HDR融合。对比之下，adaptive DCG-HDR成像需要每帧单个CIS读出。因此，在固定帧速率和像素数下，自适应DCG-HDR成像CIS在能效方面具有优势。下图显示了以60fps测量的CIS功耗。
由于双读输出操作，DCG-HDR中的CIS功耗比HCG/LCG模式高出约75mW。adaptive DCG-HDR消耗的功率为97.6mW，比DCG-HDR低38%。
下表总结了与最新设计的性能比较。在60fps时，CIS原型实现了无信噪比像素的HDR成像，功率FOM为9.9nJ/帧·像素。
adaptive DCG-HDR成像旨在为功率预算有限的移动相机产品提供HDR应用。
通过这些介绍，再看SONY的IMX989 DCG diagram ，理解就多一些了。
参照资料：
_A_60fps9.9nJ_framepixel_CMOS_Image_Sensor_with_On-Chip_Pixel-wise_Conversion_Gain_Modulation_for_Per-frame_Adaptive_DCG-HDR_Imaging
特别声明：
本文由本人整理 编辑，如涉及版权问题，请联系删除。谢谢
联系客服
