FP：栈顶指针，指向一个栈帧的顶部，当函数发生跳转时，会记录当时的栈的起始位置。
SP：栈指针（也称为栈底指针），指向栈当前的位置，
LR：链接寄存器，保存函数返回的地址。
关于gcc就有一个关于stack frame的优化选项，加上该选项则忽略掉FP栈顶指针，（记得高版本默认是不加FP的，gcc4.8以上吧（待确认））
-fomit-frame-pointer
Don’t keep the frame pointer in a register for functions that don’t need one. This avoids the instructions to save, set up and restore frame pointers; it also makes an extra register available in many functions. It also makes debugging impossible on some machines.
（大概意思 ）不需要栈帧的时候不要加这个编译选项，这可以节省很多指令去保存，传递和恢复，同时也省出一个寄存器可以在函数中做更多事情，也使得在某些机制下更容易去debug
arm cc5编译也有关于FP生成的编译选项，默认是不加的。
–use_frame_pointer, --no_use_frame_pointer
Sets the frame pointer to the current stack frame.
Using the --use_frame_pointer option reserves a register to store the frame pointer.
For newer processors that support Thumb-2 technology (ARMv6T2 and later), the reserved register is
always R11.
（arm v7）如果是arm v8 -a 系列，则是X29来表示。
For older processors that do not support Thumb-2 technology, the reserved register is R11 in ARM code
and R7 in Thumb code.
Default
The default is --no_use_frame_pointer. That is, register R11 (or register R7 for Thumb code on older
processors) is available for use as a general-purpose registe
关于APCS（ARM Procedure Call Standard，ARM 程序调用标准）的说法 ，
除非子程序没有修改链接寄存器，否则FP都需要记录有效的栈帧位置
其寄存器（r11或者x29）不能被用做一个通用型的寄存器
FP的主要作用就是用来栈回溯，找到子程序的调用关系，也成为backtrace，当然一级一级的子程序调用时，FP的记录也在变化，也会一级一级的保存到栈中，最后通过FP的值来反推出一级一级的调用关系。
以ARM CC5 编译器为例，其栈回溯的主要逻辑如下图所示：
具体的流程图就如右图所示，按照这样的方法可以找到backtrace，再比如可以通过stack memory查找调用栈信息，
左图为栈memory 右图为寄存器信息。
上图中：backtrace 第一级是寄存器中的LR，之后就是从栈中进入回溯来找到的。（FP、LR）
1、0x1F7BC 0x40BBAA4
2、0x1F7E4 0x18A3C
3、0x1F7EC 0x18818
4、 0x1F7F4 0x40A4108
5、 0x1F7FC 0x1594
6、 0x184BC 0x40A0015
图中 LR地址都-4 这是因为LR总是保存PC的下一个运行地址，所以找到PC进函数的位置，则需要LR-4可以得到。
图中 最后栈停止回溯，可以看到栈的边界到了0x1f800，所以停止，不然会继续一直进行回溯。
backtrace的C代码如下
void get_backtrace(u32 lr， u32 fP）{
u8 backtrace_deep = 0
u32 stack_limit=getStackLimit()
u32 stack_base=getStackBase()printf("Bactrace info:\n")do{if((fp <= stack_base) &&(fp >= stack_limit))break;
lr = *(u32*)(fp)lr (lr == OxFFFFFFFF || lr == 0x0） break;
fp=*(u32*)(fp-sizeof(u32))if(backtrace_deep++>MAX_BACKTRACE_DEPTH)break;}while(1);printf("\n")；} sp 为栈指针，通过push pop 实现对栈存储的访问，栈主要是用来存储局部变量 中间值 等数据，同样和全部变量等存储的区域一样，也是一块memory，没有任何区别，只是使用的方式不一样。
接下来简单介绍一下各个处理器架构的SP指针。
CortexM3/4（ARMv7）
CortexM3/4中，SP分为MSP与PSP，主栈与线程栈，任何时刻只有一个栈指针有效，通过CONTROL 寄存器来选择栈指针。
程序刚运行时就处在主栈（特权模式），之后可以切到线程栈（非特权模式），之所以设置这样的原因是，一般OS会运行在主栈，而应用程序出在线程栈，应用程序即使出错，也不会影响OS的运行，也不会影响主栈。通过简单的程序无需这样运行，直接在主栈特权模式下面运行就可以。
MSP的初值通过存储器的第一个DWORD中获取。
MSP与PSP 都是32位，低两位均是0.
CortexR5（Cortexv7）
Cortex R5系列比较复杂，继承了多种工作模式的特性，大多数模式下都有独立的栈。
总共七种工作模式，SYS/FIQ/SYS/SVC/ABORT/IRQ/UND 以及USER，前面六种都是特权模式 后面是用户模式也是非特权模式。可以看到基本都有独立的栈寄存器，意味着每个模式下可以设置独立的栈空间
CortexA53 (ARMv8 -A系列)
其有变化了 分为EL1 EL2 EL3 EL4四种模式（AArch64状态）。每种模式下有自己的SP指针，SP_EL0，SP_EL1，SP_EL2，SP_EL3。通过SPSel来选择是哪一种的SP指针。
SP_EL1t 代表SP_EL0的指针，SP_ELxH代表相应等级下的SP指针。
如果用作基址运算时，SP的低四位[3:0]必须为0，否则会产生SP非对齐异常，系统自动会进行check。
CheckSPAlignment()bits(64) sp = SP[];if PSTATE.EL == EL0 then stack_align_check = (SCTLR[].SA0 != '0');else stack_align_check = (SCTLR[].SA != '0');if stack_align_check && sp != Align(sp, 16) then AArch64.SPAlignmentFault();return;
由下图可以看到EL3下的SP有值，且与系统的SP值相同（X15下面），则处于EL3模式。
LR为程序跳转时需要用到的寄存器，用来保存返回地址（同时也包含异常返回地址）。
程序经常会存在调用关系，当程序执行完子程序之后，肯定会返回到主程序，这是返回到主程序的地址就是在LR保存。
在一些CorteM系列的处理，LR的第0位会置1 表示，表示Thumb状态。
当然没有LR这个寄存器也可以的，直接将返回地址保存到栈中，最后执行完之后弹出到PC也行，但是寄存器的访问速度可以远高于栈（存储器SRAM），所以LR的作用还是很明显的。
此外对应ARMv8系列，还有ELR寄存器，对应的是异常状态下的返回地址。
a. 当程序执行到异常时，异常的返回地址保存到ELR中，当然ARMv8有四种模式，EL0没有异常处理，所以只有三个ELR寄存器，处理三种异常时的返回地址。
b. AArch32到AArch64状态时，保存的是32位的地址，高8位均为0。
当假如程序A->B->C，
void A(){.... //1地址B(); //;BL B.... //2地址return;}void B(){.... //3地址C(); //BL C.... //4地址return; //pop lr->PC}void C(){....return; //B LR} 程序A调用B程序，此时LR更新为2地址，
跳转到B程序时，B发现还要跳转到C程序，所以LR会被覆盖，所以在B程序开始的时候，会讲LR保存到栈中。
挑转到C程序时，此时LR更新到4地址，
C程序执行开始时，发现没有子程序跳转了，所以此时的LR不会被覆盖，所以也不需要将LR保存，退出时直接跳转到4地址即可。
B程序执行完时，发现LR还是错的，会将压栈的LR弹出，这样程序就可以回到2地址。
如此一来，程序就完成调用过程，全部执行完毕。
B
用法：B Lable，直接跳转Lable处的地址，不改变LR，有限范围内的跳转，是不返回的跳转。
BL
用法：BL Lable，将LR=PC+4，（比如在32位程序上+4，Thumb是+2，64位程序上可能是+8）然后跳转到Lable地址，带链接的挑战，说明还会回来的。
BX：
用法：BX Lable，跳转到对应Label地址，Lable中最后一位（bit）为指令集标志，1表示Thumb，0表示ARM状态，可能会进行模式切换，是不返回的跳转。
用法：BX reg，跳转到 reg里面保存的地址，同上，可能会切换模式。
BLX：
用法：BLX Lable，跳转到对应Label地址，可能会切换模式，同时LR保存了返回的地址。
用法：BLX reg，跳转到 reg里面保存的地址，可能会切换模式，同时LR保存了返回的地址。
BR：
用法：BR reg，跳转到 reg里面保存的地址，是不返回的跳转。
BLR：
用法：BLR reg，跳转到 reg里面保存的地址，同时LR保存了返回的地址。
B.
Cortex R系列继承了ARM7架构下的系统模型，有多组工作模式，每个模式都有自己的地址空间（堆栈地址SP)
指令对齐半字或者字地址，最低位为0
特殊跳转指令，需要将PC 最低位表示Thumb状态，否则会触发异常。
PC有时候会作为基址寄存器，然后加地址偏移去访问数据
下图一PC作为基址地址，然后去访问存储器，0x4079a1c+480 =0x4079c04
下图二直接将0x4079c04 作为地址给r0
R11一般用作FP指针，保存栈帧。
R0-R3一般作为参数传递，如果参数再多，则通过压栈的方式传递
R0、R1还会作为返回值进行传递，如果是32位则是R0,64位则会用R0-R1
可以看到R0、R1、R2三个作为参数传递进入。
后面R0作为结果传出进行比较。
传入参数是数组，为什么不直接传地址（LDR），而是通过DCD指令来传递呢？
这是因为LDR取地址的范围有限，LDR
Rn，#立即数地址，该地址只是是小范围（4KB?），所以可以看到DCD的地址就在不远处（6A92 -
6D48相差不远），而存储器的地址则在2000000范围，与其地址相差较大，从图二来看
DCD后的地址，其实是通过DCD的地址先寻址，寻址后再作为地址，继续寻址。
用法：B.Cond label，根据状态位进行跳转，比如 ZCNV 等状态位，
例如：BHI Lable 、BCS Lable
对于处理器来说，寄存器可以作为暂存器，存储临时结果，也可以作为输入数据，方便运算，也可以作为一种索引，去访问存储器，其作用各种各样。
CortexM3/M4是比较常用的ARM架构，很多厂商都采用了这样的架构，比如ST公司的stm32，广受大家欢迎，还有NXP的MK60芯片，一直在飞思卡尔比赛中很受欢迎，还有国产兆易创新的GD32，亚特力的AT32，国民技术的N32系列。
其在嵌入式领域非常受欢迎，相对方便上手，功能齐全，满足一般的对MCU的需求。
其寄存器模型如下：
通用目的寄存器R0-R7 ，低组寄存器，32bit，16位thumb以及32位的thumb-2指令均可以访问
通用目的寄存器R8-R12,高组寄存器，32bit，较少的16位thumb指令可以访问，一般是 thumb-2指令访问。
栈指针R13（SP） 指示当前栈所指位置。
链接寄存器R14（LR） 保存程序返回地址。
程序计数器R15（PC） 程序运行的当前位置。
CortexR5 属于ARMv7指令集。
与CortexM3/4一致，其R0-R7 以及R8-R12的作用
user模式和sys模式共用一套寄存器，即共享
user/sys、FIQ、SVC、ABT、IRQ以及UND模式 下，LR、SP、SPSR均是独立，切换CPSR 模式之后，SP、LR及SPSR自动切换成相应模式下的寄存器值
FIQ 之所以被称之快速中断，是因为有独立的R8-R12寄存器，不需要压栈 ，直接使用，
SPSR是保存上一个模式的CPSR。
ARMv7的一般AR系列的寄存器模型和上述的基本相同，有一些新的扩展，
增加了Hyp模式以及Mon模式，分别用于虚拟扩展以及安全扩展，
Hyp模式下的LR为ELR，记录异常时的返回地址，其他均一致。
r0-r7 用来做参数传递或者发返回结果。
r8 间接的结果位置寄存器
r9-r15 暂存器 保存临时结果
r16-r17 动态链接（系统并不是所有地址都可以跳转）（链接器内部插入代码）所需要的寄存器
r18 the Platform ABI专用的寄存器 来保存内部程序状态（为了平台通用性 避免使用）
r19-r28 被调用者保存的寄存器（相对来说还有调用者保存寄存器 在CortexM3/4就有很好体现）
r29 FP寄存器，需要加编译选项
r30 链接寄存器
SP 栈指针，
PC 程序寄存器，
寄存器通常是CPSR（Current Program state register），用来表示当前程序运行的状态、模式、运算结果状态、中断状态等。，比如下面这个CPSR寄存器模型。
说明解释：表示程序的运行结果的状态，可以用来跳转，例如：结果是否为0，结果是否有进位，结果是否溢出，结果是否为负数等等。
符号有NCVZ，分别是负数（Negative）、进位（Carry）、溢出（Overflow）、为0（Zero）标志。
衍生出许多跳转指令，近范围或者函数范围内跳转，比如以下这些指令
BEQ、BNE 通过判断Z==1，BEQ为相等则跳转，比如CMP X0，X1 BEQ
BCS、BCC通过判断C==1，BCS为大于等于则跳转，BCC为小于则跳转
BMI、MBL 通过判断N==1，BMI 为负数则跳转，BPL为整数则跳转
BVS、BVC 通过判断V==1，溢出则跳转，BVC为非溢出则跳转
BHI、BLS通过判断C == 1 and Z == 0 意思就是大于则跳转，
BGE、BLT 通过判断N == 1 and V == 1，或者 N == 0 and V == 0 有符号数大于等于
BGT、BLE 通过判断Z=0, N == 1 and V == 1 或者 Z=0 N == 0 and V == 0 有符号数大于
相关数字运算对标志位的影响。
比如常见的DAIF 中断屏蔽位，分别为：
处理器状态debug中断 屏蔽位：查看点、断点以及系统单步运行
系统错误中断屏蔽位（通常是异步的错误）
普通中断屏蔽位
快速中断屏蔽位
CortexM3/4 单独存在一个寄存器primask，可以屏蔽中断，只有普通中断，没有快速中断（支持嵌套，所以快速与否感觉关系不大，同时进入中断后，硬件自动压栈相关寄存器，也提高了中断速度），在cpsr中没有中断屏蔽相关，
CortexR5以及A53系列中均有这样的中断控制域，可以访问临界资源时屏蔽中断，
CPSR的低五位为模式控制位，控制当前CPU为何种模式，设置各种模式则是为了处理异常以及分层管理，低级无法访问特定资源，而特权模式则可以进行资源上的操作。
通过写CPSR的低五位，可以控制系统处于何种模式。
通过读CPSR的第五位 也可以知道当前处于何种模式，判断程序发生了什么故障。
| mode | description | restriction |
|---|---|---|
| User Mode | 运行用户程序，非特权模式 ，无法处理异常，除非异常，否则无法改变当前模式 | 对系统资源的访问进行限制（外设以及memory） |
| SVC Mode | 用于系统管理，比如系统下的资源访问，以及OS的调度管理，可以通过软件触发，特权模式 ，执行SVC指令可以进入到本异常，复位之后进入该模式 ，（正常行为，软件触发到） | |
| system Mode | 与用户模式共享所有寄存器，特权模式，不能通过异常进入，（正常行为，软件触发） | |
| Abort Mode | Data Abort或者Prefetch Abort，前者是数据访问出错，后面是取指令错误，特权模式，（异常行为，硬件检测到） | |
| Undefined Mode | 指令相关的异常处理，例如执行到未定义的指令，特权模式，(异常行为，硬件检测到） | |
| FIQ Mode | 特权模式，处理快速中断，（正常行为，硬件触发到） | |
| IRQ Mode | 特权模式，处理普通终端，（正常行为，硬件触发到） |
| T Value | 指令集 | 描述 |
|---|---|---|
| 0 | ARM指令集 | 32位DWORD对齐的指令 |
| 1 | Thumb指令集 | 部分为16位半字（half word）对齐的指令，增加代码密度，减少Image size |
| X | 关联 | 两种指令集可以混合使用，通过状态来表征，比如通过bx 、blx可以切换指令集 |
| endian state value | 模式 | 描述 | 设置指令 |
|---|---|---|---|
| 0 | 小端模式 | memory 低字节在低位 | SETEND LE |
| 1 | 大端模式 | memory 低字节在高位 | SETEND BE |
一些控制系统状态的标志位，比如ARMv8-A系列
| 标志属性 | 描述 | HTML |
|---|---|---|
| SP_ELx | Stack pointer register selected,' | 比如SP_EL0 或者SP_EL3 |
| EL | "异常等级" | “EL0、EL1、EL2以及EL3” |
| SS | 软件单步控制 | for debugger make PE single-step instruction |
联系客服
