Intel X86-64 处理器架构演进

目录

收起

P6

NetBurst

Core

Nehalem

Sandy Bridge

Haswell

Skylake

参考

x86-64处理器平台是原始x86-32平台的扩展。x86-32平台的第一个硅晶片实现是1985年推出的Intel80386微处理器。80386扩展了16位80286的体系结构，包括32位大小的寄存器和数据类型、平面内存模式选项、4GB逻辑地址空间和分页虚拟内存。80486处理器改进了80386的性能，包括片上内存高速缓存和优化指令。与80386使用独立的80387浮点单元(Floating-Point Unit, FPU)不同，大多数版本的80486 CPU还包括集成的x87FPU。

随着1993年第一款奔腾型号处理器的推出，x86-32平台一直持续扩展。被称为P5微体系结构的性能增强包括：双指令执行流水线、64位外部数据总线、用于代码和数据的独立片上内存高速缓存。P5微体系结构的较新版本(1997年)集成了一种称为MMX技术的新计算资源，它支持使用64位大小的寄存器对打包整数执行单指令多数据(SIMD)操作。打包整数是可以同时处理的多个整数值的集合。

P6

P6 核心是 Intel 第六代 x86 架构的处理器核心。最先采用 P6 实做的 CPU 是在 1995年推出的 Pentium Pro，而 P6 的上一代则是第一代 Pentium 的 P5 核心。P6架构使用三路超标量设计扩展了x86-32平台。这意味着处理器能够（平均）在每个时钟周期中解码、分派和执行三个不同的指令。其他P6扩展包括无序指令执行、改进的分支预测算法和推测性执行。1999年推出的奔腾Ⅲ也基于P6微体系结构，其中包括一种称为数据流单指令多数据扩展(Streaming SIMD Extension,SSE)指令集的新单指令多数据技术。SSE将8个128位大小的寄存器添加到x86-32平台，并添加了执行打包单精度浮点算术运算的指令。

P6 架构特性

预测执行与乱序执行（Intel 称之为“动态执行”），这些功能需要在执行核心上新增“退休”（retire）单位。这样的设计可以降低管线延迟，而能够使 Pentium Pro 与后来的 CPU 拥有不错的性能。

超级管线，能够从原本第一代 Pentium 的 5 阶管线增加到 Pentium Pro 的 14 阶管线，而 Pentium III 的 10 阶管线、12 阶到 14阶管线的 Pentium M 是远大于第一代 Pentium 的数量。

与处理器核心同速的内建 L2 快取，取代原先较慢的、且设计于外部（位于主机板上）的快取。

达 36 位元宽的实体记忆体汇流排，能够支援大于 4 GB 的主记忆体。（不过制程的位址空间还是限制在 4GB）

暂存器更名，该技术能够在管线上更有效率的执行多重指令。

NetBurst

2000年，英特尔推出了一种新的微体系结构，称为Netburst。Netburst是P6微处理器制程的后继者。第一个使用这架构的CPU是Pentium 4的第一代核心Willamette，于2000年推出。所有后继的Pentium 4和Pentium D衍生架构也都基于Netburst。

NetBrust 架构NetBurst中包括SSE2, 它扩展了SSE的浮点功能，以支持打包双精度值。SSE2还包含额外的指令，允许128位SSE寄存器用于打包整数的计算和标量浮点的运算。基于Netburst微体系结构的处理器包括奔腾4的几种变体。2004年，Netburst微体系结构升级为包括SSE3和超线程技术。SSE3向x86平台添加了新的打包整数和打包浮点指令集，而超线程技术则将处理器的前端指令流水线并行化以提高性能。支持SSE3的处理器包括90纳米（以及更小）版本的奔腾 4 和 Xeon 产品线。

Core

2006年，英特尔推出了一种新的微体系结构，称为Core(核)。为了提高性能和降低功耗，Core微体系结构重新设计了许多Neturst前端流水线和执行单元。它还集成许多SIMD增强功能，包括SSSE3和SSE4.1。这些扩展向平台添加了新的打点指令集，但没有添加新的寄存器或者数据类型。基于Core微体系结构的处理器包括来自Core2Duo和Core2Quad系列以及Xeon3000/5000系列的CPU。

Core 架构特性

引入了片内 4-12 MB 的 L3 cache

重新加入超线程

Intel Turbo Boost 1.0

分支预测器分级

二级的 TLB

每个核上有 3 个整数 ALU, 2 个向量 ALU and 2 个 AGU

采用 Intel QPI 来代替原来的前端总线

PCIE 和 DMI 控制器直接做到片内了，不再需要北桥

IMC（集成内存控制器），内存控制也从北桥移到了片内

第二代的 Intel 虚拟化技术

流水线加到 20 到 24 级

Nehalem

2008年底，在Core微体系结构之后推出了名为Nehalem的微体系结构。Nehalem微体系结构将超线程再次引人x6平台，而Cre微体系结构曾将超线程排除在外。Nehalem微体系结构还集成了SSE4.2。终极版x86-SSE增强还将几个特定于应用程序的加速器指令添加到x86-SSE指令集。SSE4.2还包括新的指令，这些指令有助于使用128位大小的x86-SSE寄存器处理文本字符串。基于Nehalem微体系结构的处理器包括第一代Core i3、i5和i7 CPU，还包括Xeon 3000、Xeon 5000 和 Xeon 7000系列的CPU。

Nehalem 架构Sandy Bridge

2011年，英特尔公司推出了一种名为Sandy Bridge的新微体系结构。Sandy Bridge体系结构引入了一种新的x86 SIMD技术，称为高级向量扩展(Advanced Vector Extension, AVX)。AVX使用256位大小的寄存器添加单精度和双精度的打包浮点运算。AVX还支持一种新的三目操作数指令语法，该语法通过减少软件函数必须执行的寄存器到寄存器的数据传输次数来提高代码效率。基于Sandy Bridge微体系结构的处理器包括第二代和第三代Corei3、i5、i7 CPU以及Xeon V2系列CPU。

Sandy Bridge 架构特性

Intel Turbo Boost 2.0

增大了 L1 和 L2 cache

共享的 L3 cache 也同时支持片上的核芯显卡

IMC 强化成了 GMCH（integrated graphics and memory controller），片上显卡共用主存作为它的显存

每个核上的运算部件增强

分支预测增强

微操作译码部分新增了一个 cache（uop cache）

14 到 19 级指令流水线！！！（长度区别基于上面那个 uop cache 是否命中）

多个核间、核芯显卡、cache 间用了环状总线（ring bus）

Intel Quick Sync Video，支持视频的硬解码

其他指令扩展升级等等

Haswell

2013年，英特尔推出了Haswell微体系结构。Haswell微体系结构包括AVX2,它使用256位大小的寄存器扩展AVX以支持打包整数操作。AVX2还通过其广播、收集和排列指令支持增强的数据传输能力。（广播指令将一个值复制到多个位置，数据收集指令从非连续内存位置加载多个元素，排列指令重新排列打包操作数的元素。)Haswell微体系结构的另一个特点是包含乘法加法融合(FMA)操作。FMA使得软件算法能够使用单浮点舍入操作执行乘积和（或称点积）计算来提高性能和精度。Haswell微体系结构还包含几个新的通用寄存器指令。基于Haswell微体系结构的处理器包括第四代Core i3、i5和i7CPU。AVX2还包括新的Core系列CPU,以及Xeon V3、V4和V5系列CPU。

Haswell 架构特性

每个核内的部分进一步升级，更多的 ALU、各种带宽增加等等

支持 DDR4 内存

提供部分雷电接口（Thunderbolt）支持

完整集成电压调节器（FIVR），把主板上的一部分电源控制做到了片内

更高级的功耗控制系统，增加了 L6 和 L7 两级 CPU 睡眠状态

其他指令扩展升级等等

Skylake

Intel Skylake是英特尔第六代微处理器架构，采用14纳米制程，是Intel Haswell微架构及其制程改进版Intel Broadwell微架构的继任者。根据Intel于2016年公开的Tick-Tock发展战略模式，Skylake是一个“Architechture”版本，意思是在“Process”制程基础上，更新微处理器架构，提升性能。

Skylake 微架构除了升级指令、加上更多扩展功能以外，不像 Nehalem 和 Sandy Bridge 那时候能有更多革新的设计了，而且由于制程已经达到了很小的程度，再往下可能很快就要碰到工艺极限了，所以摩尔定律开始放缓，性能很难有特别大的提升了。所以 Intel 开始从 Tick-Tock 两步升级战略转变到 Process-Architecture-Optimization 的三步升级战略，分别是提升工艺制程，升级微架构，然后再在微架构基础上进行优化。

参考

酷睿