1 用CPLD来实现编码器解码接口及PWM输出功能
现在市面上已经有专用的编码器信号/AB相正交编码信号解码接口芯片,主要是欧美等国家提供的芯片,比如HCTL-2016/HCTL-2020等产品。但是这些产品性能价格比还是比较差,功能不够丰富,使用起来也不灵活方便,很难适合广大客户的需求。
而用中规模的CPLD来完成AB相正交编码信号解码功能的设计,就成了一个选择,加之CPLD的可塑性,及日益走好的性价比趋势,这种方案甚至成为了唯一的最优选择。
一般情况,Altera/Lattice/Xilinx的市面主流的CPLD都可以满足设计的需求,逻辑在中等规模,约500-1000宏单元,就可以完成1-4通道解码AB相正交编码信号解码功能,并且可以外加1-4通道的PWM发生,以及多路数字量I/O的扩展功能。或者完成1-4轴AB相解码外加可编程脉冲发生功能。
而要充分利用CPLD的资源,并且达到一个高性能、高可靠性的设计,是需要足够的技术力量保障的,这样才会有高性加比的产品出现。
深圳市斯迈迪科技发展有限公司正式这样的公司,专业从事运动控制SOPC(即CPLD、 FPGA)的芯片级技术方案和平台级技术方案开发,并向市场推出多款运动控制SOPC芯片产品。
联系客服