当我尝试学习技术（纯粹的科学或工程学）时，通常会假设一个黑匣子并定义输入（第一步）和输出（最后一步），然后写下我能想到的所有中间步骤。我发现这对我来说是非常有用的方法。即使这听起来很简单，但在您真正尝试时就会发现其实并没有那么容易。仅通过阅读教科书和行业标准来收集有关这些中间步骤的信息（知识）将花费大量的时间和精力。做到这一点的最佳方法之一是在该领域拥有专家指导并获得一些专业的辅导。是的...我知道这也不容易。首先，很难找到周围的专家，而要找到有意愿和能力以初学者理解的方式来解释事物的专家会更加困难。
接收链路
即使框图从天线开始，我在本页面上的重点还是将IF模拟信号转换为即将进入DSP处理的基带数字信号。
在此功能块中，我们假设LO（3）和Mixer（2）始终将信号下变频为140 Mhz的频率，如下图（a）中红色标记所示。
接收链路中的信号流图
这听起来可能不那么有技术性， 当我没有太多理论背景的时候进入这个领域（无线/蜂窝通信）时，我刚开始使用各种设备，例如信号发生器，频谱分析仪，网络分析仪等。如果您对任何现实信号进行频率响应测量 或使用真实的射频设备，您将看到非常平坦且对称的（至少在通带部分对称）的信号，如图（B）所示。 但是，当我看到有关DSP（数字信号处理）的教科书或文章时，我注意到频域波形被表示为非对称形式，如（A）所示。 我一直想知道为什么他们会这样画。
信号的频谱表示
简单的答案是代表频谱逆（频谱翻转）的情况。 在数字处理过程中，有时频谱（频域波形）会翻转。 如果我们以对称形式表示波形，则无法识别它是“倒频谱（翻转频谱）”还是原始频谱，如下图（B）所示。 如果我们以非对称形式表示波形，则很容易在原始形式和反形式之间产生差异，如下图（A）所示。
频谱旋转
现在您可能会问：“为什么以及何时发生这种频谱反转？”。 这不是本教程的范围，但这是一个好问题。 如果您对此很感兴趣，请参考参考文献[1]或参考文献[2]。
将RF下变频为IF信号后的第一步是对信号进行带通滤波，如下所示。 这个过程本身将很简单。 只需将信号传递到无源设备（IF带通滤波器）即可。 此过程的主要目的是将纯净信号（即，无信号通带区域之外的噪声）传递到ADC。
ADC之前的滤波处理
此步骤是大多数用于数字通信系统的现代RF前端通信中的关键步骤。 它是将模拟IF信号采样为一系列数字数据。 假设以80 Msps的速率采样信号，则数字化后的信号频率如下所示。 现在您可能会注意到，下面显示的信号频率似乎不正确（但是至少很直观）。
ADC之后的信号
您可能想到的第一个问题是“为什么要以80 Msps而不是170M（进入ADC的IF信号的最高频率）进行采样？”。这难道不是违反奈奎斯特采样标准的吗？您会发现在这种情况下这并不违反Nyquist采样标准（请参阅采样理论的文献资料）。实际上80 Mhz是信号的过采样。
您想到的下一个问题是“采样信号频率如何变得如此之低？”。数字信号处理（DSP）中最重要的定律之一是“如果将模拟信号数字化为数字数据时，则始终会生成多个镜像信号（如果您观察到来自-的信号，则实际上会生成无限数量的无限信号，从无限到+无限）。在这种情况下，原始信号为以下所示的（A）。当以80 Msps的速度数字化时，图像生成为（B）->（C）->（A）。在大多数情况下，这种镜像被认为是不需要的东西（即要去除的东西），但是在这种情况下，我们会主动使用其中的一种镜像。作为采样（ADC）的结果，我们将使用标记为红色的镜像作为有用信号。简而言之，通过这种机制，我们可以获得中心频率为fs / 4（采样频率的四分之一）的信号。在此特定示例中，我们使用80 Mhz的采样频率。因此，我们得到的数字化数据频率为20 Mhz（= 80/4），如下所示。
此时，您可能还有另一个问题。 ADC采样频率的选择标准是什么？可能有几个因素决定这一点，如下所示。
DAC采样频率最好比奈奎斯特采样率高得多。这意味着我们通常会对信号进行过采样吗？为什么要过采样？
因为这将使为采样数据（ADC输出）设计滤波器（框图中未显示）变得容易。
如果可以轻松地从系统时钟中得出ADC采样率（例如，系统时钟的整数倍或系统时钟的整数分频），则设计起来会更容易。
如上所示，从ADC得到的数字化信号非常接近基带，但中心频率仍远离0频率。我们如何将信号的中心频率降低到0？
逻辑与模拟信号处理中的相同。使用混频器和本地振荡器，我们可以将其降低到0频率（基带），如下所示。与模拟频率转换的唯一区别在于，我们使用的是数字本地振荡器（NCO：数控振荡器），而不是模拟振荡器。经过此混频过程后，信号将定位在0频率处，如下图红色所示。
接收机中的信号处理
通过这一步，我们获得了可以转发到DSP模块的数据。从理论上讲，这可以是我们在数字化方面所需要的。但是，我们将做一些附加的过程来减少数据数量，而不会丢失信号的性质，这将在下一部分中进行说明。
如上所述，理论上是前一步骤（即，将数字信号下变频为基带）。但是，我们正在尝试执行一些其他步骤以减少数据数量，而又不会丢失信号的性质。
为什么我们需要这样做？
减少采样数意味着DSP模块可以以较少的运算量处理数据。这意味着它可以减少DSP芯片在处理能力方面的需求，这不仅意味着降低成本，而且还降低了功耗。
第一步是（9）和（10），对信号进行2倍下采样。其背后的原因是...当信号分离为I和Q时，我们可以对数据进行下采样两次，而不会失去原始数据。在此特定示例中，信号带宽为20 Mhz，经过此步骤，我们得到的I和Q为40 Msps，如（f）和（g）所示。如果这不是I / Q数据，那将是我们能做的最好的事情，40 Msps是20 Mhz BW信号的Nyquist极限。但是由于这是I / Q数据，因此我们可以对I和Q进行2次下采样，如步骤（11）和（12）所示。在此特定示例中，如（h）和（i）所示，我们获得20 Msps的I数据和20 Msps的Q数据。
下采样过程
我们已经遍历了RF Rx链上的总体信号流，我认为（希望）您会大致了解其工作原理。 现在，再次查看原始图，看看您可以用自己的文字对此进行解释。
完整的接收机链路
在遍历路径的每个组成部分时，您可能还会想到许多其他问题。以下是我脑海中浮现的问题清单，随着我详细考虑，这个问题清单将会变得更长。
如何确定中频频率（即（a）点的频率）？
如何确定ADC的位分辨率？
在大多数RF应用中，进入天线（1）的信号频率（信道频率）会变化，但最终信号的中心频率应在点（d）降至0（基带）。如何将变化的信号频率降低到恒定频率（即0频率）？通过改变LO（3）的频率？或通过更改NCO（8）频率？
下采样（9,10,11,12）如何工作？是否只是在一定间隔内从原始数据中删除了一些数据？
此过程涉及FIFO（先进先出）在哪里？
如何确定中频频率（即（a）点的频率）？
有几个因素决定了这一点，答案可能会在总体设计和应用中有所不同，但是以下因素将是主要因素。
ADC采样率：IF频率应足够低，以便ADC可以采样而不丢失信号的性质。
中频频率应在我们可以轻松找到中频滤波器的范围内。中频滤波器的规格不能太紧。
如何确定ADC的位分辨率？
从理论上讲，ADC的位分辨率决定了数字化样本的精度，即量化误差的程度。随着bit位分辨率变大，量化误差变小。随着量化变小，对于从ADC发出的信号，您将获得更好的SNR。粗略地讲，如果将ADC的bit位分辨率提高1，则SNR将获得约6 dB的增益。
简而言之，如果您使用具有更高比特分辨率的ADC，您将获得更好的信号。但是缺点是您需要更高的处理能力和内存要求。
在大多数RF应用中，进入天线（1）的信号频率（信道频率）会变化，但最终信号的中心频率应在点（d）降至0（基带）。如何将变化的信号频率降低到恒定频率（即0频率）？通过改变LO（3）频率？或通过更改NCO（8）频率？
答案可能会有所不同，具体取决于您设计/实现总体接收链路的方式。但是最常见的答案是“通过改变LO（3）频率”。这意味着我们通常以这样的方式设计RF接收器路径：无论进入天线的信号频率如何，IF频率始终相同。
为什么呢
如果中频频率变化，我们需要使用许多不同中心频率的中频滤波器（4），这在许多方面都不实用。
抽取采样（9,10,11,12）如何工作？是否只是在一定间隔内从原始数据中删除了一些数据？
此过程涉及FIFO（先进先出）和DSP？
接收机链路中的信号处理
Reference （参考）:
[1] Handling Spectral Inversion in Baseband Processing
[2] Spectral Flipping Around Signal Center Frequency
[3] A Quadrature Signals Tutorial: Complex, But Not Complicated
[4] DSP Central
[5] SNR to Resolution converter
[6] Designing a 256-Channel Digital Downconverter
联系客服
