上拉电阻电路概述

在数字电路的应用中，我们经常会听到上拉电阻、下拉电阻这两个词，它们都是根据电路需要设计的，主要目的是为了防止干扰，增强电路的稳定性。

这节课先讲上拉电阻电路，所谓“上”，是指高电平，上拉就是将不确定的信号限制在高电平，这个电阻同时起限流作用。

上拉电阻电路实物图

我们来看一个实际应用电路。这是数字电路中的存储器（如图1-6-1所示），

图1-6-1 数字电路中的存储器

其中第5脚是SDA串行数据输入/输出脚，第6脚是SCL串行时钟信号输入脚。大家看到，SDA和SCL各接了一个101的电阻出来，R429和R428（如图1-6-2所示），

图1-6-2 101的电阻R429和R428

到哪里去了呢？我们来找一找，将万用表旋至蜂鸣档，一个接R425，一个接R424（如图1-6-3所示），这端是进的微处理器。

图1-6-3 上拉电阻R425和R424

那另一端呢？因为R425和R424都是上拉电阻，那肯定要到电源。这边是相连的，接1084-33PM的第2脚（如图1-6-4所示），也就是3.3V。

图1-6-4 1084-33PM的第2脚

上拉电阻电路图

我们把上拉电阻电路补充一下，这是存储器，第8脚VCC，第5脚SDA，第6脚SCL，经100Ω的电阻后，各接了一个上拉电阻到正电源，也就是VCC（如图1-6-5所示）。

图1-6-5 上拉电阻电路图

上拉电阻电路分析

当存储器输入端没有输入低电平时，上拉电阻可以使输入端稳定地处于高电平状态，防止可能出现的低电平干扰。假如没有上拉，时钟和数据信号容易出错。毕竟，微处理器与存储器之间通信采用I2C总线提供高电平信号有些吃力，而一旦这些信号被负载或者干扰拉下到某个电压下，它们就不能正确地发送指令和接收信息了。上拉电阻一般取值在4.7～10kΩ之间，这里是10kΩ。

说明

因上拉电阻电路涉及到微处理器、存储器，没有基础的同学可能看不懂。要理解这些内容，需要许多的知识点来支撑。我们这里是基础课，很多知识点还没有展开，这些分析理解有困难是正常的，随着后面电路分析的深入，各类知识点的积累，前面感觉到难学的地方，也就自然而然地懂了。所以碰到问题一定不能着急，只要跟着我的步骤来，稳打稳扎，相信大家一定可以把这门课程学好。

本站仅提供存储服务，所有内容均由用户发布，如发现有害或侵权内容，请点击举报。