,那么应该对于数字电路的知识很熟悉吧,fpga中是由触发器和查找表以及 互联线等基本结构组成的,其实在我们在代码里面能够看到的就是与非门以及触发器,不要把verilog和c语言等同起来,根本就是不同的东西,没有什么可比性,在写一句程序的时候应该想到出来的是一个什么样的电路,计数器 选择器 三态门等等,理解时序,逻辑是一拍一拍的东西,在设计初期想的不是很清楚的时候可以画画时序图,这样思路会更加的清晰,还有就是仿真很重要, 不要写完程序就去往fpga中去加载,首先要仿真,尤其是对比较大型一点的程序,想像自己是在做asic,是没有二次机会的,所以一定要把仿真做好, 还有很多新手对于语言的学习不知道选vhdl好还是verilog好,个人偏好verilog,当然不是说vhdl不好,反正写出来的都是电路,那当然就不要在 语言的语法上面花太多的功夫了,verilog 言简意赅 assign always case if else 掌握这些几乎可以写出90%的电路了, 上面是我的一些愚见,希望对大家有所帮助 做一块板子,实现一个协议,先从简单入手,譬如RS232,然后到复杂,PCI协议,然后再设计一些高速的,譬如ddr sdram,基本上你对fpga的了解就已经很深了 |
能搞到51,MEGA,STM32的源码和相关库,就小CASE啦,编译--》综合--》下载,OL 学习FPGA最重要的是要了解综合和时序仿真,你熟知你写的每个进程到RTL级中都会综合成什么样的电路,只有这样你才能使用有限的资源设计出好的逻辑硬件。 |
联系客服