C-PHY笔记【01】--三态电平的产生与驱动能力

首先需要知道RX 和 TX的结构，Spec里列出了如下RX结构和2种 TX 的结构，推荐使用T2，在低速的情况下T1也可以，只要满足电气特性要求即可。T2中可选2种输出阻抗，在当前wire出于Mid 态时，电阻可以切到100欧（是为了保证电流均衡，信号rise fall time一致？这样下文所示2条电流回路上的阻抗都是200欧）

C-PHY 总线上有6种电平状态，以+X为例，此时TX端的A 和C 上拉电压为+V，电流路径有如下2条

TX A的输出电阻50，RX A端接电阻50，RX B端接电阻50，TX B端接电阻50

那么A line上的电压就是 +V *(50/(50+50+50+50))=3/4V，B line上的电压就是1/4V

RX端差分电压：A-B 3/4V-1/4V=1/2V

TX C 内部 2个 100电阻

那么C line上的电压就是 1/2V

          RX端的差分电压：B-C=-1/4V，C-A=-1/4V

其他状态下的电流路径详见C-PHY的spec，电平状态如下所示。在上图中可以看到端RX端做完差分以后，如果结果是正的，就输出逻辑1，是负的就输出逻辑0。但是实际上正数里面还有+1/2和+1/4，分别为Strong 1和Weak1，同理也就有负值的Strong0 和 Weak0，和总线电平的对应关系如下图所示

强1：high-low；强0：low-high；

弱1：mid-low；high-mid

弱0：mid-high；low-mid

这样总线上就有了High（3/4V）Mid（1/2V）Low（1/4V）三种电平，经过差分后在RX端得到6种digital output ，对应6种symbol

综上，显然C-PHY总线上的信号电平以及摆幅和+V的电压有关，在+V 500mv的情况下，实测波形如下（是测试/理想值），基本符合理想的幅值

A wire 375mv/375mv

B wire 251mv/250mv

C wire 110mv/125mv

Strong1 249mv/250mv

Strong0 -251mv/-250mv

Weak1 117mv/125mv

Weak0 -117mv/-125mv

Vcptx 242mv/250mv

由前文各个line上电压产生的机制可知，如果此时提高+V的电压值，那么总线上的电压和共模点都会提高，反之都会降低，后面C-PHY的Electrical Characteristics 就可以基于这些去理解

我们所谓的调MIPI的驱动能力，实际就是调节的信号幅值，也就是改变+V的电压，当然在电阻不变的情况下，电压增大电流也会变大，信号边沿会便陡峭，但是因为电压也变高了，rise fall time的改善有多少，不太确定，从工程实践经验来看，增大驱动能力有助于通过CTS测试。

EX： D-PHY的驱动结构也类似，只不过是差分信号，只有PN2 wire，在之前的自研IP里面调节驱动能力就是调的Vreg，增大Vreg测量出来信号幅值会增大

rise fall time 在TX端也是无法直接调节的， 准确的说是不能调小，只能调大，就是在PHY内部增加loading（可能是有可调电容矩阵？），从而减缓信号边沿，减小EMI干扰，这种改变不会影响信号的幅值。在D-PHY 的spec里面也有如下描述，需要支持slew-rate