数字电路——4bit加法器的设计实现与仿真

在网络上看到不少使用面包板、跳线和分离原件实现2bit或者4bit的加法器的视频，想到采用通用的数字电路设计方法、使用基本的与或非逻辑门电路实现4bit加法器。

4bit加法计算过程
以二进制数 0b0011 0b0101为例进行分析：

0b 0 0 1 1

0b 0 1 0 1

---------------

0b 1 0 0 0

可以得到以下结论：

1bit加法真值表

加数1：A

加数2：B

低位进位：C

和：S

高位进位：C_H

真值表

逻辑表达式

根据真值表中输出为1的输入组合，可以得到逻辑表达式为：

化简逻辑表达式

可以根据逻辑计算关系的定律，比如交换律结合律进行化简，但一个直观且通用的方式是利用卡诺图进行化解。

S表达式的卡诺图如下：

可以发现S已经不能再进行化简了。

C_H的卡诺图如下：

可以发现C_H可以化简为：

Simulink仿真模型

基于化简后的逻辑式，可以构建1bit加法仿真模型如下：

将该模型封装为一个模块，4bit的加法器就是包含四个这样模块的模型，再添加一些输入输出和显示模块，即得到如下的模型:

仿真结果请参考以下视频：

本站仅提供存储服务，所有内容均由用户发布，如发现有害或侵权内容，请点击举报。