一.LPC总线：
1.原名叫Low pin count Bus，是在IBM PC兼容机中用于把低带宽设备和“老旧”连接到CPU上。那些常见低速设备有：BIOS，串口，并口，PS/2的键盘和鼠标，软盘控制器，比较新的设备有可信平台模块。LPC总线通常和主板上的南桥与PCH物理相连，南桥在IBM PC AT平台上通常连接了一系列的“老旧”设备，例如两个可编程中断控制器，可编程计时器和两个ISA DMA 控制器。 LPC总线是Intel在1998时作为工业标准架构体系（ISA）的替代品引入，它与ISA在软件层面是类似的，尽管在物理层面是有着巨大不同的，ISA是16bit宽，8.33MHz的总线，而它是4bit宽，有着四倍频率（33.3MHz）的总线。 LPC总线最大的优点是只需要7个信号，在拥挤的现代主板上是很容易布局的。
2.LPC总线的接口管脚:LPC总线由7个必选信号和6个可选信号组成，具体如下列表所示:
3.LPC总线的通信协议:
(a).LPC总线支持多种事务类型的操作,例如IO读写、内存读写、DMA读写.
(b).总线host拉低LFRAME#信号，指示cycle开始，同时将相关信息输出到LAD[3:0]上
(c).主机Host根据Cycle类型驱动相应的信息到LAD[3：0]上，比如当前操作的事务类型、数据传输方向及size大小、访问地址等。
(d).host根据Cycle类型的不同选择进行驱动数据或者是移交总线控制权。
外设获取总线控制权后，将相应的数据驱动到LAD[3：0]上。表示该Cycle完成。
(e).外设释放总线控制权。至此该Cycle结束。
4. LPC总线的测量（逻辑分析仪）
A.用逻辑分析仪TLA5202测得LPC总线中LCLK、LFRAME#、LAD[3:0]信号，下面为测量的几组数据波形：下面是测的是两个cycle的总体波形图，由于我在测试时外接的测试线过长，在cycle结束后的末期引入了串扰，图中的黄色框图中便为串扰信号波形，理想状态应该是LAD[3：0]统一保持高逻辑，后面再统一变为低逻辑。这里我们可以看到时钟信号LCLK并不是一直输出的，只有当cycle开始时，PCH才会输出LCLK信号，cycle结束后，若一段时间内不再有cycle传输，LCLK便不再输出。
B.下图测试的是一组I/O read cycle，host要读取IO地址为0064H的数据，外设接管总线后，经过11个时钟周期的长等待SYNC状态（0110）后，变为ready状态（sync为0000），然后外设将数据1CH发送给host,驱动TAR状态（FF），将总线控制权交还给host,这个cycle结束。
C.下图测试的是一组I/O write cycle，host向IO地址025AH写入数据93H，外设接管总线后，经过8个时钟周期的长等待SYNC状态（0110）后，变为ready状态（sync为0000），表明外设接收到数据，之后外设驱动TAR状态（FF），将总线控制权交还给host,这个cycle结束。
D.下图测试的是time out情况，host向IO地址0080H写入数据01H，然后host驱动TAR状态来移交纵向，但无外设驱动sync状态来接管总线，LAD一直处于弱上拉的高状态，经过5个时钟周期的无响应后，host拉低LFRAME#，保持4个LCLK，进入start状态，LAD[3:0]=1111，则host将该cycle终结。
二.采用示波器诊断主板有没有过内存
1.在实际维修中,主板不显示原因很多，如果没有经验与方法有可以能会误杀很多零件，甚至导致有些主板没有办法二次修复，本节课给大家分享一个LPC总线,我们可以利用示波器判断LPC总线上的信号初步的可以知道症状在那里,下图就是一个OK的LFRAME#帧周期信号.
图1：原始波形
图2：放大后波形
2.另外如下图所示，假如开机瞬间量测 LFRAME#帧周期信号只有一个高电平，没有高低电平变化代表CPU-->PCH-->EC-->BIOS之间总线有问题，这种先可以测试BIOS片选信号(CS#）有没有获取到,以下波形是没有获取到LFRAME#帧周期信号。
3.另外如下图所示，假如开机瞬间量测 LFRAME#帧周期信号只有一个高电平，没有高低电平变化可以测试一下BIOS片选信号(CS#）有没有获取到，获取到之后一般均会有CS#片选信号出来，这样就可以初步判定BIOS是正常的.
小结：在我们实际维修主板过程中，特别是在我们测量所有的power都正常情况下，先量测LFRAME#帧周期信有没有发出来，如果没有发出来再量测一下BIOS的CS#片选信号是否正常，这样可以初步的判定是BIOS问题还是说没有过内存或者是总线上设备问题等等.
联系客服
