调整PCB布局以使用超级结MOSFETs(3)

基于最近的趋势，提高效率成为关键目标，为了获得更好的EMI而采用慢开关器件的权衡并不值得。超级结可在平面MOSFET难以胜任的应用中提高效率。与传统平面MOSFET技术相比，超级结MOSFET可显著降低导通电阻和寄生电容。导通电阻的显著降低和寄生电容的降低虽然有助于提高效率，但也产生电压(dv/dt)和电流(di/dt)的快速开关转换，形成高频噪声和辐射EMI。

为驱动快速开关超级结MOSFET，必须了解封装和PCB布局寄生效应对开关性能的影响，以及为使用超级结所做的PCB布局调整。主要使用击穿电压为500-600V的超级结MOSFET。在这些电压额定值中，工业标准TO-220、TO-247、TO-3P和TO-263是应用最广泛的封装。封装对性能的影响有限，这是因为内部栅极和源极绑定线长度是固定的。只有引脚的长度可以改变，以减少封装的源极电感。如图1(a)所示，10 nH的典型引线电感看起来不大，但这些MOSFET的di/dt可轻松达到500 A/μs！假定di/dt为500A/μs，10nH引线电感上的电压为VIND = 5 V；而10nH引线电感的关断di/dt为1,000 A / μs，可产生VIND = 10 V的电压。大多数应用和设计都未考虑到此附加电感也会产生电压，但这一点不可忽视。以上简单计算显示，封装的总源极电感，即绑定线和引脚电感必须降低至可接受的数值。噪声的另一个来源是布局寄生效应。有两种可见的布局寄生效应：寄生电感和寄生电容。1 cm走线的电感为6-10 nH，通过在PCB顶部添加一层并在PCB底部添加GND层，可降低此电感值。另一类型是寄生电容。图1(b)显示了布局中容性寄生效应的原理。寄生电容由两条相近走线之间或走线与另外一侧的地平面之间引起。另一种电容为器件和地平面间的电容。PCB 板两面上的两个并行走线能够增加电容，同时还能减少回路电感，从而减少电磁噪声辐射。下次设计需要超级结MOSFET时，请考虑这些布局提示。

本文接着上一篇：调整PCB布局以使用超级结MOSFETs（1），继续讲解为什么使用超级结MOSFET时栅极会发生振荡？

因为MOSFET是单极性器件，因此寄生电容是开关瞬态唯一的限制因素。电荷平衡原理降低了特定面积的导通电阻，而且，与标准MOSFET技术相比，相同R_DS(ON)下的芯片尺寸更小。图1显示超级结MOSFET和标准平面型MOSFET的电容。标准MOSFET的C_oss为中度线性变化关系，而超级结MOSFET的C_oss曲线呈现高度非线性关系。因为单元密度较高，超级结MOSFET的C_oss初始值较高，但超级结MOSFET中，在约50V漏源电压附近，C_oss会迅速下降，如图1所示。当使用超级结MOSFET应用到PFC或DC/DC转换器时，这些非线性效应可能造成电压和电流振荡。图2显示简化的PFC电路示意图，包括功率MOSFET内部寄生元件和外部振荡电路，外部振荡电路包含由布板带来的外部耦合电容C_{gd_ext.}）。

图1. 平面型MOSFET和超级结MOSFET输出电容的比较

一般来说，有多个振荡电路会影响MOSFET的开关特性，包括内部和外部振荡电路。在图2的PFC电路中，L、C_o和D_boost分别是电感、输出电容和升压二极管。C_gs、C_{gd_int}和C_ds是功率MOSFET的寄生电容。L_d1、L_s1和Lg1是功率MOSFET的漏极、源极和栅极邦定线以及引脚电感。R_{g_int}和R_{g_ext}是功率MOSFET的内部栅极电阻和电路的外部栅极驱动电阻。C_{gd_ext}是电路的寄生栅极-漏极电容。L_D、L_S和L_G是印刷电路板(PCB)的漏极、源极和栅极走线杂散电感。当MOSFET打开或关闭时，栅极寄生振荡通过栅极-漏极电容C_gd和栅极引线电感L_g1在谐振电路内发生。

图2.包含功率MOSFET内外部寄生元件的PFC电路简图

在谐振条件(ωL = 1/ωC)下，栅极和源极电压中生成的震荡电压远大于驱动电压。因谐振变化而产生的电压振荡与品质因数成正比， Q(=ωL/R = 1/ωCR)。当MOSFET关闭时，漏极寄生电感(LD + Ld1)、栅极-漏极电容Cgd和栅极引线电感L_g1网络造成栅极振荡电压。如果栅极电阻 (R_G-ext.+R_{g_int.})极小，则Q变大。另外，L_S两端的压降和L_s1源极杂散电感在栅极-源极电压中产生振荡，可用表达式(1)表示。寄生振荡可能造成栅源极击穿、不良EMI、较大开关损耗、栅极控制失效，甚至可能造成MOSFET故障。

优化电路设计，最大限度地提高超级结MOSFET的性能而又不产生负面影响非常重要。

最大限度降低器件和印刷电路板(PCB)的寄生电感和电容是重要的设计考虑因素，可减少不希望的噪声。要在不同应用中驱动快速开关超级结MOSFET，必须对器件寄生效应影响和PCB布局寄生效应影响都了解。设计适合快速开关超级结MOSFET的栅极驱动电路时有许多因素需考虑。关于最大限度减少不必要的噪声有几项主要准则。

在某些情况下，比如输入电压瞬变或短路，MOSFET所承受的高di/dt和dv/dt可能会导致开关特性异常或器件损坏。图1显示的是关断瞬态期间PFC电路中超级结MOSFET的振荡波形。器件和电路板中的寄生元件毫无疑问是引起不必要振荡和噪声的主要原因。在这种情况下，增大栅极电阻能够抑制峰值漏源极电压并防止由超级结MOSFET的引脚电感和寄生电容引起的栅极振荡。而且还能在导通和关断期间减缓电压上升速率(dv/dt)和电流上升速率(di/dt)。不利的是，额外的外部栅极电阻也会影响MOSFET中的开关损耗。随着工作开关频率增大，控制开关损耗就很重要了，因为器件必须达到目标应用所要求的最高效率。

图1：使用超级结MOSFET的PFC电路的剧烈振荡波形

避免振荡的另一种重要方法是最大限度降低器件和电路板的电感。正确配置栅极驱动电路对于操作MOSFET的同时最大限度减少不必要噪声非常重要。有两种栅极驱动器可以考虑。(a)栅极驱动电路最适合快速可变导通和关断。尽管实施起来更为简单，但快速关断瞬态和较大的栅极关断环路仍可形成高di/dt，造成源极电感上的高压降(Ldi/dt)会引起栅极振荡。从而带来一些副作用，比如出现电压/电流尖峰或EMI性能恶化。另一种快速导通和快速关断的栅极驱动电路是(b)PNP晶体管关断栅极驱动电路。该更为有效的配置可最大限度降低较小栅极驱动环路中的源极电感，而且仍能实现快速关断。

图2：栅极驱动电路和布局

要实现平衡，重要的是要具有优化的栅极驱动电路，因为功率MOSFET是栅极控制型器件。下列建议对于实现高效率（无电压尖峰）和低电磁干扰（因快速开关MOSFET产生）非常重要。

快速超级结MOSFET的布局准则概要

●要实现超级结MOSFET的最佳性能，需要优化的布局

●栅极驱动器和R_g必须尽可能地靠近MOSFET栅极引脚。

●将电源GND 和栅极驱动器GND分开。

●最大限度降低PCB上的寄生电容C_gd和源极电感。

●对于并联超级结MOSFET，必须采用对称布局。

●通过增大R_g或使用铁氧体磁珠减缓dv/dt和di/dt