101) Ion Implanter 离子植入机
102) Ion Source 离子源
离子植入机中产生所要植入杂质离子的部分，主要由Arc Chamber ,Filament组成，杂质气
体或固体通入Arc Chamber，由Filament产生的
电子进行解离而产生离子。
103) IPA 异丙醇
Isopropyl Alcohol的简称，在
半导体制造中，用来作为清洗溶剂，常用来擦拭机台操
作面板等，也作为SOG等化学液体的溶剂。
104) Isotropic Etching等向性蚀刻
在蚀刻反应中，除了纵向反应发生外﹒横向反应亦同时发生(见左图)，此种蚀刻即称之为等向性蚀刻，一般化学湿蚀刻多发生此种现象。
干式蚀刻，其蚀刻后的横截面具有异向性蚀刻特性 (Anisotropic)，即可得到较陡的图形
105) Latch up:闭锁效应
CMOS组件里的底材、阱及PMOS的漏极与NMOS的源极，在某些条件下，会形成一个如图（1）所示的寄生的pnpn
二极管。这种pnpn二极管的电流（I）对
电压（V）的操作曲线则如图。其中图中的IH，为使pnpn二极管处于运作（Ac
ting）状态时所需的最低电流称之为“引发电流（
triggering current）”。当I≥IH发生之后，CMOS
电路的功能将暂时或永久性的丧失，我们称这个现象为“闭锁（Latch up）”。即，如果CMOS组件的设计或制作不当，这种寄生于CMOS组件里的“pnpn二极管”，有可能处于运作的状态，而影响到CMOS的正常运作。所以在使用CMOS的设
计时，务必注意使这个pnpn二极管随时处于“闭”的状态，即I<IH，以防止“闭锁现象”的发生。
防止闭锁的方法很多，最简单的方式就是把CMOS的n阱（内有PMOS）与NMOS彼此间的远离而不发生。不过这将使半导体组件在
芯片上的集成度下降，所以并不是很好的方法最普遍防闭锁的方法是“外延硅底材（EPI substrate）”
这种防制方法的原理，是在原本高掺杂的底材上，加上一层轻微掺杂的单晶硅层，已做为CMOS制程的的底材。因此CMOS是直接建筑在低掺杂的EPI层上（不是以往的底材上）的。而高掺杂底材作为接地的板面（ground plane）。假如这层EPI够薄（但要比阱深度厚），则图中的直立的pnp双载子寄生电
晶体的电流将不易横向流向寄生的npn电晶体，而流向高掺杂的硅底材（掺杂浓度高导电性好）。因此硅底材接地，寄生pnp和npn的闭锁现象就可以被抑制了。外延单晶硅层的厚度宜薄，这样发生闭锁的引发电流将越高，闭锁将不容易发生，但考虑到EPI层太薄，底材杂质将会进入EPI层，造成浓度的改变，故需严格控制以避免EPI太薄或太厚所带来的问题。
106) Layout布局
Layout：此名词用在IC设计时，是指将设计者根据客户需求所设计的线路，经由CAD(
计算机辅助设计)，转换成实际制作IC时，所需要的光罩布局，以便去制作光罩。因为此一布局工作﹒关系到光罩作出后是和原设计者的要求符合，因此必须根据一定的规则，好比一场游戏一样，必须循一定的规则，才能顺利完成﹒而布局完成后的图形便是IC工厂制作时所看到的光罩图形。
107) Lightly Doped Drain 轻掺杂集极
简称LDD，可以防止热电子效应(Hot Electron/Carrier Effect)；方法是采用离子植入法，在
原来的MOS的源极和汲极接近通道的地方，再增加一组掺杂程度较原来n型的源极与汲极为低的n型区。缺点是制程复杂且轻掺杂使S/D串联电阻增大，导致组件操作速度降低。
108) Local Oxidation 区域氧化法
Local Oxidation of Silicon 即区域氧化，简称LOCOS,是Field Oxide一种制作方法,即在有SiN层作为幕罩的情况下让芯片进入炉管进行Field Oxide的制作。
109) Load Lock传送室
用来隔绝反应室与外界大气直接接触，以确保反应室内的洁净，降低反应室受污染的程度。一般用于电浆蚀刻及金属溅镀等具有真空反应室的设备。Load Lock和无Load Lock的差异如下图
系统起初门均关闭 ，其传送芯片的动作为：传送芯片→打开Load Lock A→将芯片放入，关闭，抽真空→打开¯，将芯片放入反应室，抽其空→开始蚀刻或溅镀→蚀刻OK→打开，将芯片移至→,关上，抽真空，再破真空→打开Load Lock B→送出芯片→关上´真空→系统恢复起初状。
110) Lot Number批号
批号乃为在线所有材料的"身份证"，key in批号如同申报流动户口，经由SMS 系统藉以管制追踪每批材料的所在站别，并得以查出每批材料的详细相关数据，故为生产过程中的重要步骤。批号为7码，其编排方法如下 :
XX
年号
92
93
94
XXXX
流水序号
00001
00002
00003
以此类推
*批号的产生乃于最初投片时由SMS系统自动产生。
111) LPCVD 低压化学气象沉积法
LPCVD 的全名是Low Pressure Chemical Vapor Deposition, 即低压化学气相沉积。
这是一种沉积方法。在IC制程中，主要在生成氮化硅，复晶二氧化硅及非晶硅等不同材料。
112) Mask 光罩；罩幕
在微影的阶段中，必要的线路或MOS电晶体的部分结构，将被印制在一片玻璃片上，这片印有
集成电路图形的玻璃片称为光罩（Mask）；在离子植入或LOCOS氧化时，上面会有一层氧化层或SiN层作为幕罩（Mask），以降低离子植入时的通道效应或氧化时的阻挡。
113) MFC（Mass Flow Controller）质流控制器
简称MFC,是直接
测量气体流量的一种装置，常用在流动气体的控制上。主要是由一个质流
感应器，一个旁流管及一个可调整阀构成。
114)
micro, Micrometer, Micron微，微米
Micro 为10-6, 1 Micro＝10-6
1 Micrometer＝10-6 m＝1 Micron＝1μm
通常我们说1μ即为10-6 m。
又因为1Å＝10-8 cm＝10-8 m （原子大小）
故1μ＝10,000 Å 约为一万个原子堆积而成的厚度或长度。
115) Mobile Ion Charge 移动性离子电荷
一般出现在热氧化层中，主要来自钠及钾等贱金属杂质，影响到氧化层的电性；这些杂质可以借由在氧化制程中加入适量的HCl来防范。
116) MOS金属半导体
构成IC的
晶体管结缸可分为两型一双载子型(bipolar)和MOS(Metal-Oxide-Semiconductor)。双载子型IC的运算速度较快但电力消耗较大，制造工程也复杂，并不是VLSI的主流。
而MOS型是由电
场效应晶体管(FET)集积化而成。先在硅上形成绝缘氧化膜之后，再由它上面的外加电极(金属或复晶硅)加入电场来控制某动作，制程上比较简单，也较不耗电，最早成为实用化的是P-MOS，但其动作速度较慢，不久，更高速的N-MOS也被采用。一旦进入VLSI的领域之后﹒NMOS的功率消耗还是太大了，于是由P-MOS及N-MOS组合而成速度更高、电力消耗更少的互补式金氧半导体(CMOS，Complementary MOS) 遂成为主流。
117) N2, Nitrogen氮气
空气中约4/5是氮气，氮气是一安定的惰性气体，由于取得不难且安定，故Fab内常用以当作Purge管路，除去脏污、保护气氛、传送气体(Carrier Gas)、及稀释(Dilute)用途，另外氮气在零下 196℃(77°F)以下即以液态存在，故常被用做真空冷却源。
118) N Well N井
在半导体行业里，一般在P-Sub上植入P以形成N-well,以便为后期形成PMOS.
119) Nanospec
一种用于量测膜厚的测量仪器。
120) P/ N-Type Semiconductor P/N型半导体
一般金属由于阻值相当低(10-2Ω-cm以下)，因此称之为良导体，而氧化物等阻值高至105Ω-cm以上，称之非导体或绝缘体。若阻值在10-2~10-5Ω-cm之间，则名为半导体。
IC工业使用的硅芯片，阻值就是在半导体的范围，但由于Si(硅)是四价键结(共价键)的结构，若掺杂有如砷(As)，磷(P)等五价元素，且占据硅原子的地位(Substitutional Sites)，则多出一个电子，可用来导电，使导电性增加，称之为N型半导体。若掺杂硼(B)等三价元素，且仍占据硅原子的地位，则键结少了一个电子，因此其它电子在足够的热激发下，可以过来填补，如此连续的电子填补，称之为定电洞传导，亦使硅的导电性增加，称为P型半导体。
因此N型半导体中，其主要常电粒子为带负电的电子，而在P型半导体中，则为常正电的电洞。在平衡状况下(室温)不管N型或P型半导体，其电子均与电洞浓度的乘积值不变。故一方浓度增加，另一方即相对减少。
145) Native Oxide 原始氧化层
当我们把硅芯片暴露在含氧的环境里时，例如氧气或水，芯片表面的硅原子便会进行如下（一）（二）所示的氧化反应，然后在芯片的表面长出一层二氧化硅层。因为（二）式所示的氧化反应涉及到水分子，虽然进行反应的水分子不见得是以液态的形式存在，但我们习惯以干式氧化（Dry Oxidation）来称呼（一）式的反应，而以湿式氧化（Wet Oxidation）来表示（二）式。因为这两个反应在室温下便得以进行，所以硅芯片的表面通常都会由一层厚度约在数个Å到20Å不等的SiO2所覆盖。这层因为空气里的氧以及水分子所自然形成的SiO2,则称为“原始氧化层（Native Oxidation）”。
Si(s) + O2(g) = SiO2(s) (一)
Si(s) + 2H2O(g) = SiO2(s) + 2H2(g)） (二)
146) Needle Valve 针阀
针状阀装在圆锥形阀座上的有细杆的阀，用于准确地调整液体或气体的流动。
147) Nitric Acid 硝酸
一种腐蚀性液态无机酸HNO3,通常由氨的催化氧化或硫酸与硝酸盐反应制得,主要用作氧化剂(如火箭推进剂),并用于硝化作用以及肥料、炸药、染料、硝基烷和各种其它有机化合物的制造中。
硝酸是透明，无色或微黄色，发烟，易吸湿的腐蚀性液体，能腐蚀大部份金属。其黄色是由于曝光所产生的二氧化氮，为强氧化剂，可与水混合，沸点78℃，比重1.504。对皮肤有腐蚀性，为强氧化剂，与有机物接触有起火危险。清洗炉管用。
148) NSG Nondoped Silicate Glass无渗入杂质硅酸盐玻璃
NSG为半导体集成电路中的绝缘层材料，通常以化学气相沉积的方式生成，具有良好的均匀覆盖特性以及良好的绝缘性质。
主要应用于闸极与金属或金属与金属间高低不平的表面产生均匀的覆盖及良好的绝缘，并且有助于后续平坦化制程薄膜的生成。
149) Nozzle 喷嘴
管嘴，喷嘴管子等对象的尾端的带有开口的突起部分，用于控制和引导水流。
150) OCAP
OCAP 是 Out of Control Action Plan 的缩写，中文称为制程异常处理程序
它是在处理制程异常时的一套标准步骤，可供处理人员遵循，依序将问题厘清，并加以解决。
更详细的说，OCAP乃是由一连串的问题及行动指示所组成，以流程图的方式来指示我们，当制程违反管制规则时，应采取的步骤及措施。
OCAP 是由制造部、制程、设备一同来制定及检讨。
OCAP 须不断的修订，以符合生产线实际的需要。
151) Ohmic Contact 欧姆式接触
欧姆接触是指金属与半导体的接触，而其接触面的电阻值远小于半导体本身的电阻，使得组件操作时，大部分的电压降在于活动区(Active region)而不在接触面。
欲形成好的欧姆接触，有二个先决条件：
（1）金属与半导体间有低的界面能障(Barrier Height)
（2）半导体有高浓度的杂质掺入(N ≧1012 cm-3)
前者可使界面电流中热激发部分(Thermionic Emission)增加;后者则使界面空乏区变窄，电子有更多的机会直接穿透(Tunneling)，而同使Rc阻值降低。
若半导体不是硅晶，而是其它能量间隙(Energy Cap)较大的半导体(如GaAs)，则较难形成欧姆接触 (无适当的金属可用)，必须于半导体表面掺杂高浓度杂质，形成Metal-n＋-n or Metal-p+-p等结构。
152) OI(Operation Instruction)操作指南
它是我们在操作机台,维护机台等操作情况时的操作手册,它规定了操作的先后顺序。按照操作指南才会保证安全，保证工作的顺利进行。
153) Oil pump
1. Oil pump结构:
Oil temperature controller有很长的l
IFetime
Oil pump中oil的品质对pump有很大影响，油品好，pump抽气能力强，使用时间长
2. Oil的作用：润滑、降温和密封。
154) ONO（Oxide Nitride Oxide氧化层-氮化层-氧化层）
半导体组件，常以ONO三层结构做为介电质 (类似电容器)，以储存电荷，使得数据得以在此处存取。
在此氧化层-氮化层-氧化层三层结构，其中氧化层与基晶层的接合较氮化层好，而氮化层居中，则可阻挡缺陷 (如pinhole)的延展，故此三层结构可互补所缺。
155) Oxygen氧气
无色，无气味，无味道双原子气体。在-183℃液化成浅蓝色的液体，在-218℃固化。在海平面上，空气中约占20%体积的氧，溶于水和乙醇，不可燃，可以助燃。
在电浆光阻去除中，O2主要用来去除光阻用。
在电浆干蚀刻中，O2,混入CF4气体中，可增加CF4气体的蚀刻速度。
目前O2气主要用途在于电浆光阻去除。利用O2在电浆中产生氧的自由基(RADICAL)，与光阻中的有机物反应产生CO2和H2O气体蒸发，达到去除光阻的效果。
156) Outgassing 出气
主要是指剩余的溶剂或水气，来源于未经完全固化的光阻、SOG或其他物质。下图是离子植入时因离子轰击
硅片表面的光阻而发生的出气现象。
157) Oxidation 氧化
1）物质原子失去电子的化学反应,也就是物质与氧化合的过程。
2）脱氢,尤指在氧或其它氧化剂作用时脱氢
3）通过增加电负性的比例来改变一种化合物
半导体中热氧化(Oxidation)：在炉管中通入O2(或H2O)与Si反应形成二氧化硅(SiO2 )氧化层
热氧化生长方式：干氧氧化 、水蒸气氧化 、湿氧氧化 、氢氧合成氧化
158) Oxidation Furnace 氧化炉
氧化炉是芯片制造的基础，其主要功用就是对硅片进行氧化制程，生成所需的二氧化硅层。
扩散炉是集成电路生产工艺中用来对半导体进行掺杂，即在高温条件下将掺杂材料扩散入硅片，从而改变和控制半导体内杂质的类型、浓度和分布，以便建立起不同的电特性区域。
159) Oxide Trapped Charge 氧化层阻陷电荷
Qot,这类电荷没有特定的分布位置，主要是因为芯片过程中的其它制程，如离子植入、电浆蚀刻以及物理气相沉积所引起的电子及电洞，被氧化层内的杂质或未饱和键所扑捉而陷入所造成的。所以带正电或负电则不一定。
160) P磷
自然界元素之一。由15个质子及16个中子所组成。
离子植入的磷离子，是由气体PH3，经灯丝加热分解得到的P+离子，借着Extraction抽出气源室经加速管加速后﹒布植在芯片上。
是一种N-type离子，用做磷植入，S/D植入
161) P Well P井
在半导体行业里，一般在P-Sub上植入B以形成P-well,以便为后期形成NMOS.
162) Pad Oxide 垫氧化层
在制程中主要是起到缓冲层,一般做为SIN的垫底以抵消SIN的应力，并且阻止光阻污染Si芯片表面。其制程条件为：
温度：950℃~1100℃; 气体：O2或O2+TDCE(含氯的碳氢化合物)
压力：接近1ATM; SiO2厚度：100 Å ~500Å
163) Particle Contamination尘粒污染
“尘粒污染”：由于芯片制造过程甚为漫长，经过的机器、人为操作处理甚为繁杂，但因机器、人为均或多或少会产生一些尘粒Particle，这些尘粒一旦沾附到芯片上，即会造成污染影响，而伤害到产品品质与良率，此即“尘粒污染”。我们在操作过程中，应时时防着各项尘粒污染来源。
164) Passivation 保护层
为IC最后制程，用以隔绝Device和大气。可分两种材料：a﹒大部分产品以PSG当护层(P Content 2-4%)，b.少部分以
PECVD沉积的氮化硅为之。
因与大气接触，故着重在Corrosion(铝腐蚀)、Crack（龟裂）、Pin Hole(针孔)的防冶。
除了防止组件为大气中污染的隔绝之外，护层可当作下层Metal层的保护，避免Metal被刮伤。
165) PECVD电浆CVD
PECVD英文全名为Plasma Enhancement CVD。CVD 化学反应所需的能量可以是热能、光能或电浆。以电浆催化的CVD称做PECVD。PECVD的好处是反应速率快、较低的基板温度及Step Coverage；缺点是产生较大的应力，现Feb内仅利用PECVD做氮化硅护层。
166) PH3,Phosphine 氢化磷
一种半导体工业用气体。
经灯丝加热供给能量后，可分解成: P'，PH＋，PH2＋。(及H+)
通常 P+最大。可由质谙谙场分析出来，做N-type的离子植入用。
167) Phosphoric Acid 磷酸
一种糖浆状或潮解性结晶状三元酸H3PO4,用五氧化二磷水化或通过用硫酸沥取法分解磷酸盐(如磷酸盐矿)得到,主要用于制造肥料和其它磷酸盐,用于金属防锈、糖的精制和软饮料的调味剂.依温度，浓度而定。在20℃ 50及75﹪强度为易流动液体，85﹪为似糖浆，100%酸为晶体。比重1.834，熔点42.35℃。在213﹪失去Y2H2O，形成焦磷酸。溶于水，乙醇，腐蚀铁及合金。对皮肤，眼睛有剌激性，不小心被溅到，可用水冲洗。目前磷酸用于SI3N4的去除，浓度是85﹪，沸点156℃，SI3N4 与SIO2的蚀刻比约为30:1
168) Photo Resist光阻
"光阻"为有机材料，系利用光线照射，使有机物质进行光化学反应而产生分子结构变化，再使用溶剂使的显像。
目前一般商用光阻主要含二部份(1)高分子树脂(2)光活性物质，依工作原理不同可分为正，负型二类:
(1) 正型:光活性物质为DIAZOQUINOUE类，照光前难溶于碱液中，有抑制溶解树脂功能，照光后产生酸，反有利于碱液溶解，因此可区分曝光区与非曝光区。
(2) 负型:光活性物质为Diazlde类，照后生成极不安定的双电子自由基，能与高分子树脂键结，而增加分子量，选择适当溶剂便可区分分子量不同的曝光区与非曝光区。
169) PVD(Physical Vapor Deposition)物理气相沉积
所谓的物理气相沉积（Physical Vapor Deposition），通常简称为（PVD）,就是以物理现象的方式，来进行薄膜沉积的一种技术。在半导体制程的发展上，主要的PVD技术有蒸镀（Evaporation）以及溅镀（Sputter）等两种。前者是借着对被蒸镀物体加热，利用被蒸镀物在高温（接近其熔点）时所具备的饱和蒸气压，来进行薄膜的沉积的；而后者，则是利用电浆所产生的离子，借着粒子对被溅镀物体电极（Electrode）的轰击（Bombardment）,使电浆的气相（Vapor Phase）内具有被镀物的离子（如原子），然后依薄膜的沉积机构，来进行沉积。
170) PID（Proportional , Integral , Derivation）
PID是一种控制方式。是比例，积分，
微分的缩写
171) Pilot Wafer试作芯片
Pilot Wafer为试作芯片，并非生产芯片 (Prime Wafer)。在操作机器前，为了确定机器是否正常所作的试片，或机器作完维修、保养后所作的
测试用芯片均称为Pilot Wafer, 由于Pilot Wafer 所作出来的结果将决定该批的制程条件，故处理Pilot Wafer时， 所抱持的态度必须和处理Prime Wafer一样慎重。
172) Pin Hole 针孔
在光阻制程所谓的针孔，就是在光阻覆盖时，光阻薄膜无法完全盖住芯片表面，而留有细小如针孔般的缺陷，在蚀刻制程时，很可能就被蚀刻穿透，而致芯片的报废。
在以往使用负光阻制程时，由于负光阻黏稠性较大，覆盖较薄，因此，容易出现针孔，故有些层次(如 Contact)，必须覆盖两次，才能避免针孔的发生。目前制程大多使用正光阻，覆盖较原，已无针孔的问题存在，QC亦不做针孔测试。
173) Piranha Clean过氧硫酸清洗
过氧硫酸 (Peroxymonosulfuric Acid)又称为CARO's acid，其主要由硫酸加双氧水反应生成，反应式如下:
H2SO4+H2O2 ＜＝＞H2SO5+H2O
H2SO5为一强氧化剂，可将有机物氧化分解为CO2+H2O，因此在 IC 制程中常用来去除残余的光阻，另外对金属污染及微尘污染也有相当好的清洗效果。
Piranha原意为食人鱼，在这里则是用来形容过氧硫酸与光阻的间的剧烈反应。
174) Planarization 平坦化
平坦化就是把Wafer表面起伏的的介电层外观，加以平坦的一种半导体制程技术。
为什么要进行平坦化？影响黄光制程的精确度和分辨率；影响金属沉积的均匀性；影响金属的Etching
常见平坦化方法：
BPSG:利用高温热回流（Flow和Reflow）原理，用于金属层前的平坦化。
SOG：即SPiN-ON GLASS,利用旋转
涂布的原理，达到局部平坦化，常用于0.35um以上制程的金属层间的平坦化。
CMP：即Chemical Mechanic Polishing,利用化学机械研磨原理，达到全面平坦化，常用于0.35um以下制程。
175) Plasma
等离子体又称电浆，是一种遭受部分离子化的气体。藉着在两个相对应的金属电
极板上施以电压，假如电极板间的气体分子浓度在某一特定区间，电极板表面因离子轰击所产生的二次电子，在电场的作用下，获得足够能量，而与电极板间的气体分子因撞击而进行解离、离子化、及激发等反应，而产生离子原子原子团及更多的电子，以维持电浆内的各粒子的浓度平衡。
176) Plasma Etching电浆蚀刻
在干蚀刻(Dry Etch)技术中 ，一般多采用电浆蚀刻(Plasma Etching)与活性离子蚀刻(Reactive Ion Etching)，通常电浆蚀刻使用较高的压力(大于200mT)及较小的
RF功率，当芯片浸在电浆之中，曝露在电浆的表层原子or分子与电浆中的活性原子接触并发生反应而形成气态生成物而离开晶面造成蚀刻，此类蚀刻即称之为电浆蚀刻。所谓电浆(Plasma)即为气体分子在一电场中被游离成离子(正、负电荷)、电子、及中性基(Radical)等，在纯化学反应中，吾人取中性基为蚀刻因子，在R.I.E时，取活性离子作为蚀刻因子。
177) PM (Preventive Maintenance)定期保养
设备正常运转期间停机，实施定期 (每天、每周、每月或每季等)的设备保养。例如:检修，上油，润滑，更换消耗材等。有良好的PM才能发挥高的设备运转效率，发挥设备最高的使用率。
178) POCl3三氯氧化磷
一种用做N+扩散用的化合物。
通常以N2为"载气"(Carrier Gas)，带着POCl3和O2 (氧气)一起进入高温炉管，然后产主下列反应：
4POCl3 + 3O2 → 2P2O5 + 6Cl2
5P2O5 + 5Si → 4P + 5SiO2
在反应过程中，磷沉淀于硅表面，同时硅表面亦形成氧化层。
179) Poly-Crystalline 多晶体
如果某纯物质的原子(或分子)的堆积方式不只一种，而是由许多种体积较小，且堆积方面均不同的经晶粒 (Grains)所组成时，这种纯物质结构，我们称之为“多晶体”。Polysilicon便是一种多晶体。
180) Poly Dope
纯的Polysilicon电阻较大,但加入P等Dopant时，Rs可获得较低的值,以符合器件的要求。
181) Polysilicon
多晶硅硅(Silicon)是IC制造的主要原料之一。通常其结构都是单晶(单一方向的晶体)。而
Polysilicon也是硅，只是其结构是复晶结构。即其结晶的结构是多方向的，而非单一方向。Polysilicon通常用低压化学气相沉积的方法沉积而得。其主要用途在作MOS的闸极及器件单元的连接。
182) Pressure压力
气体分子撞击反应室的器壁所产生的力量。气体分子愈少、压力愈低。反之气体分子愈多、压力愈高。
如压力的大气压力(1 atm)时，表示真空，其压力单位即为真空度。
1大气压=latm=760mmHg水银柱压力
1 Torr (托) = 1/760 atm=lnnHg
如压力＞大气压力时，即用单位面积所受的重量表示。
如Kg/cm2，或psi(lb（磅）/in2（吋））。
一般电浆
蚀刻机的压力为5Omillitorr ~ 0.5rorr
一般使用的气瓶的压力约为5OOpsi~ 2OO0psi。
183) PSG 磷硅玻璃（phosphor-silicate-glass）
是一种含磷的二氧化硅 ，我们现有制程中P的含量为4.25％ 。
PSG与PESiN一起构成Passivation 。
作用：防止PESiN有Pin hold使水汽渗透进来。亦可以抵消PESiN的应力。加磷的主要目的
是吸附杂质。
184) PESIN
用PECVD的方式沉积的SiN ，其与PSG一起构成Passivation。
作用：防止机械划伤；防止水汽(Moisture )，碱金属离子渗入。
185) Qbd击穿电荷(C/cm2)
表征二氧化硅电特性的参数，用加电流量电压法测得。加1mA至 n sec,如果第n sec电压<20V,则
Qbd=1mA*(n-1) coul/0.01cm2。
Qbd>1.0coul/cm2且D0<80时才pass。
186) Recipe
Recipe在字典的解释是医生的处方，厨师的食谱。在IC制程中，则指制程的程序。IC
制造中各个步骤都有不同的要求:如温度要多少?某气体流量多少?反应室的压力多少?等等甚多的参数都是Recipe内容的一部份。
187) Reclaim 再生硅片
半导体晶圆厂内设备进行生产前，均需以测试硅片来量测沉积膜层厚度、电阻率、B/P含量、Particle等制程参数，量测后的测试硅片运用一定次数后通常会报废。但因近几年来欧、美、日等硅片材料制造厂产能吃紧，加上八寸晶圆厂陆续落成，六寸或八寸测试硅片的单价颇高，晶圆厂为节省成本，通常会送至日本或美国再加工，将测试硅片上的粒子与晶层经过蚀刻与磨平程序，可重新回收卖给晶圆厂使用，称为Reclaim Wafer或Recycle Wafer(意为「再生」硅片).
188) Reflow再回流
回流是IC制程中一种特殊技术。是在沉积BPSG或 BSG。之后，将芯片推入高温炉（850-950
℃）一段时间（20-40min），藉该BPSG高温下的"流动"，使芯片表面变得较平坦。此即回流平坦化技术。当BPSG沉积与热流动完成，且经过接触微影与蚀刻等步骤后，为使将来的金属溅镀能顺利在刚刚定义的接触窗里沉积，通常将硅片送入刚刚的炉管里，以相同或类似的操作参数，进行BPSG的第二度回流，称为再回流。
189) Reliability可靠性
可靠性实在有很多方法来描述，但我们只针对两个观点来讨论。一般来说，可靠性就是客户
对我们的产品，在他们使用一段很长的时间之后，仍能符合他们的信赖与期待。更精确的描述就是我们的产品在我们所要求的特殊环境的测试，经过一段很长时间之后，仍能确保IC功能，函数的正常操作称之为可靠性合格产品。
测试的项目很多，但总离不开，电压、温度机械应力，湿度及压力等。
190) Resistivity阻值
物理学上定义阻值(Ω，即奥姆)为 R＝ΔV/I
在物体两截面上通以定电流V，量得电压降ΔV，则ΔV /I即为这物体的阻值。
但在半导体工业上，这样定义阻值并无太大实用价值。我们只关心芯片表面薄薄一层"动作区" (Active Area)的阻值。
于是另外定义一"薄层阻值" (Sheet Resistance)，以四点针测的方法量取ΔV及I(见四点针测一文)。 Rs = ΔV/I (ΔV /口) 定义为芯片的阻值。
191) Rework/Scrap/Waive修改/报废/签过
修改: 分ADI修改，AEI修改
ADI修改：将光阻去除，重新上新光阻，以定义新的或精确的图形。
AEI修改：将己沉积或氧化的厚厚膜或薄层去除，重新沉积或氧化。
报废:芯片受污染或流程不合规范上的规定，造成芯片有无良率的可能，则停止流程不继续生产。谓之。
签过:当芯片流程至某步骤时，发现图形或规格不合于规范内的规定，但其影响不致使芯片达报废的程度，可由工程师签署，继续流程。
192) RTP 快速热制程( Rapid Thermal Processing )
RTP与炉管最大的差别是: RTP一次只处理一片芯片，但RTP的升温速度够快且均匀。
有100℃/秒的升温速度。
193) Sacrificial Oxide 牺牲氧化层
作用: 1.去除在 field oxidation过程中，由于Kooi Effect而造成的缺陷.
2.避免光阻和Si表面直接接触, 造成污染.
3.并对下一步骤 的离子植入有一定的散射作用，即降低通道效应的影响.
194) Salicide
自对准金属硅化物 (Self-Aligned Silicide) 的制程简称为Salicide
195) Scanner 扫描装置
离子植入机台中帮助离子束对整片芯片进行植入的装置，称为扫描装置。
196) SEM（Scanning Electron Microscope）扫描式电子显微镜
简称SEM
SEM能力介于
光学显微镜与穿透式电子显微镜之间，可用于检验固体试片，由于视野纵深长，可显示清晰三度空间像。
SEM最常用的运作方式为发射电子束方式(missive Mode)，电子由灯丝放出，而由约5 - 3OKV的电压加速 ，再经过电磁透镜使电子束聚集，照射至试片表面。一般使通过扫描线圈的电流同时通过相对应的
阴极线管偏折电子束，而在荧光幕上产生相似而较大的扫描动作，达到
放大的作用.
197) Scrubber刷洗机
1. 在沉积或蚀刻制程之后常会有些微尘落在芯片表面，此种P/D可刷洗去除，避免对良率的伤害。
2. 依照膜的性质，及机台的特性不同，通常我们有下列5种不同刷洗方式:
-去离子水冲洗
-毛刷刷洗
-高压水刷洗
-毛刷加高压水刷洗
-芯片双面刷洗
198) Self-Aligned 自对准
file:///C:\Users\bstc\AppData\Local\Temp\ksohtml1336\wps181.png 例如：自对准硅化钛就是在硅表面溅镀钛，再对硅片进行高温处理，若其下面的膜层是硅则反应生成硅化钛（Ti+2Si TiSi2）、而若是二氧化硅则不反应，再对硅片进行蚀刻，已反应的则留下，未反应的被去除，所以自对准工艺可以不通过黄光制程，不需幕罩即可进行。
(a)-(d)显示“自行对准金属硅化物”制程的主要流程
199) Self-Aligned Silicide 自对准金属硅化物
200) Sheet Resistance 片电阻
北京芯片半导体实验室：北软检测芯片失效分析实验室，能够依据国际、国内和行业标准实施检测工作，开展从底层芯片到实际产品，从物理到逻辑全面的检测工作，提供芯片预处理、侧信道攻击、光攻击、侵入式攻击、环境、电压毛刺攻击、电磁注入、放射线注入、物理安全、逻辑安全、功能、兼容性和多点激光注入等安全检测服务，同时可开展模拟重现智能产品失效的现象，找出失效原因的失效分析检测服务，主要包括点针工作站（Probe Station）、反应离子刻蚀（RIE）、微漏电侦测系统（EMMI）、X-Ray检测，缺陷切割观察系统（FIB系统）等检测试验。实现对智能产品质量的评估及分析，为智能装备产品的芯片、嵌入式软件以及应用提供质量保证。
