晶体管设计已达到基本尺寸限制
晶体管微缩到只有几个原子厚的尺寸,它们正迅速接近物理极限。适用于小尺寸的物理问题也使得晶体管在进行进一步的收缩时更具挑战性。第一个重大变化出现在21世纪初,当时晶体管的绝缘层变得非常薄,以至于电流开始从绝缘层上漏出。对此,工程师使用了更多的新型绝缘材料,即使其他组件继续收缩,绝缘层也不再收缩。
而后,晶体管又进行了更剧烈的结构变化。从20世纪60年代到2011年,晶体管都是一层一层叠放在一起制造的。然而,即使是更绝缘的材料也不能防止漏电。因此,工程师将更复杂的三维结构代替了这种平面布置。从2011年发布的22nm节点到当前的5 nm节点,这种新结构一直占据主导地位。但是,由5nm继续向下发展时,即使这种结构也会出现漏电的情况。因此,工程师为未来的3nm节点开发了一种全新的结构。它是由几个原子组成的,进一步减小了晶体管的厚度,使得先进工艺向3nm发展成为了可能。
今天,CPU的不断进步和领先于专用芯片的趋势正在走向终结。技术难题正在以比半导体市场增长更快的速度增加摩尔定律改进的成本。最终,这些经济和技术因素表明,实际晶体管密度将进一步落后于摩尔定律所预测的水平,并且我们可能会面临晶体管密度没有进一步得到显着改善的挑战。
晶体管开关速度的不断提高和晶体管功耗的降低使CPU优于专用芯片。在通用芯片占主导地位的时代,专用芯片无法产生足够的销售量来弥补高昂的设计成本。专用芯片的成本高昂,是因为专用芯片从设计上就是在针对CPU的特定任务进行改进。当快速的频率缩放仍可带来巨大的速度和效率优势时,专用CPU的运算能力很快就被下一代CPU所抵消,下一代CPU的成本分散在数百万个芯片的销售中。如今,摩尔定律的放慢意味着CPU不能再像以前那样进行迅速迭代。在这种情况下,专用芯片的使用寿命得以延长,使其更具经济效益。
联系客服