鉴于3D NAND的呼声非常高，我还是先把这篇写了吧
2D NAND的平面工艺终于在2016年走到了尽头。Cell的尺寸已经缩小到不能再缩小。1Znm节点(~15nm)的floating gate里面总共可能只有十几个电子，用来表示8个状态(TLC)实在是力不从心。于是3D NAND应运而生。3D NAND发展史
时间来到2007年。在日本东京举办的超大规模集成电路研讨会(VLSI)上，Toshiba第一次提出了3D NAND的概念，命名为BiCS(bit cost scalable)，指出降低单位bit成本是NAND Flash未来的发展方向。不过Toshiba只是提出了这个概念，并没有量产，有木有想起来点啥(提示：NOR)。而三星应该也派人参加了那次研讨会。来人回去后越琢磨越感觉2D NAND早晚要走到头，3D NAND这个思路好啊，这个方向对啊。于是加班加点，就把3D NAND给做出来了。不但做出来，在2013年直接量产了，命名为V-NAND。第一代V-NAND作为全球首款量产的3D NAND，只有24层(注意我们所说的XX层，都是指有效WL的层数)。这边厢Toshiba看到3D NAND量产的新闻瞬间懵了，我靠这不我发明的吗？这也太不讲究了！！！于是也开始加班加点的研发，终于在2015年推出了BiCS2(48层)。量产时间整整比三星晚了2年。作为DRAM领域绝对的霸主，三星在3D NAND上也持续发力，V-NAND基本上每年都会迭代。而且在3D NAND上面还会借鉴DRAM的某些神秘工艺。
(以上内容纯属调侃，如有巧合，纯属雷同。)
2D变3D
通过上面几张图简单了解一下2D NAND是如何演变为3D NAND的。千层糕(3D NAND)
上一章只是帮助大家理解2D→3D的结构是如何演变与过渡的。实际上3D NAND的制作过程其实也很简单，总结下来就两个关键步骤——打洞和填坑。不过在打洞和填坑之前，需要先做千层糕(叠层结构)。下面将以三星48L V-NAND为例，简单介绍3D NAND的制作过程。图片来源：Techinsights Samsung 48L V-NAND关于叠层需要补充说明的是，V-NAND是Channel First工艺，意思就是Control Gate(W)后做，叠层是SiN/SiO/SiN/SiO...而BiCS是Gate First工艺，叠层是SiO/W/SiO/W/SiO/W...不过等等，为什么是54层，不是48层吗？这是因为上下各有3层Dummy打洞(刻蚀)
千层糕叠好之后，就要开始打洞了。打洞(刻蚀)的工艺有以下几点需要考虑。1. 无论是V-NAND的SiN/SiO，还是BiCS的SiO/W，刻蚀的时候可能均需要切换气体。同时，因为后面还要填充，刻蚀的时候要同时考虑侧壁的均匀性以及Over Etching的问题2. Channel Hole的平均直径只有100nm，深度却有3.8µm，深宽比高达40左右。而现在已经大规模量产的9XL 3D NAND深宽比可能会超过60。而如此细长的Channel Hole，非常容易打歪...3. 出于排列密度最大化的考虑，Channel Hole肯定是越圆越好，同时以类似蜂窝状的方式排列。不过干法刻蚀虽然号称均匀性好，但也不能避免靠近上表面的地方比底部宽(CD: top 120nm/bottom 72nm)。另外，Channel Hole Top面的位置其实还蛮圆的，但越靠下面就越不圆了
填坑(沉积)
Channel Hole的填充材料简单来说有5层：SiO/A-Poly/SiO/SiN/SiO，每一层都非常薄，必须用ALD来做。Channel Hole里面的ONO(SiO/SiN/SiO)层是用来存储电荷的(Charge Trap)。电荷存储层做好之后需要切开，即把Channel Hole Group隔开，同时也为Control Gate(CG)的沉积做好准备。切开后先把之前的SiN夹层吃掉，然后用W塞满，这些平行的W即是WL(CG)；然后用SiO把这些WL们挡住，再填上W作为CSL(common source line)。具体过程如下图。超越100层！
其实3D NAND从首次公布至今，除了层数上的增加，材料体系和其结构本身也在不断的变化。努力的目标无非是：更好的利用空间、更快的读写速度、更大的吞吐量以及更好的数据可靠性。篇幅有限不再赘述。而3D NAND存在的意义其实就在下图中(结尾点个题)。3D 32L与2D 1Znm的存储密度已非常接近，而到3D 48L则全面超越2D 1Znm。最新的3D NAND已经做到128L QLC，单die容量预计将超过1Tb.
增强型 vs 耗尽型
BiCS: Toshiba/WDC；TCAT(V-NAND): Samsung
增强型(enhancement)：erased cell对应的Vth>0V耗尽型(depletion)：erased cell对应的Vth<0VNAND Flash系列文章篇数正式破5！我是一刀，今天内容就这么多。从事一线失效分析多年，专注于封装级别的失效分析，尤其存储芯片的失效分析与工艺改进，以及封装失效分析实验室的搭建和管理。
本站仅提供存储服务，所有内容均由用户发布，如发现有害或侵权内容，请
点击举报。
