x 以Cadence SPB16.2为例
1. Display -> Parasitic, 查看任一段传输线的寄生参数, 结果如:
Impedance : 197.820000 ohm
Inductance : 5.408900 nH
Capacitance : 0.138219 pF (to SHIELD LAYER)
Prop Delay : 0.02734 ns
Resistance : 21.292300 mOhm
2. Display -> Segment over voids, 查看整板走线中, 参考不连续的线路.
a. 得设置平面层才能看得到.
b. 点结果中的坐标能直接调到问题点. 目前还不知道如何高亮.
3. 敷铜级的Logo怎么做
a. 如果是正圆或线段, 直接转成dxf格式跳到d步. 否则先转成bmp位图(1bit,纯黑白,Windows),
b. 用bmp2asc 转换成asc格式, 语法为bmp2asc logo.bmp logo.asc 2 26 0 0, 其中2 26 0 0表示2mil线,26层,坐标原点.
c. 启动PADS Layout, 用file->import导入logo.asc, 再导出logo.dxf. 注意导入设置中要选dxf的第几层, 对应到如Package Geometry -> Top Silk层.
d. Allegro -> New Mechanical Symbol, File -> import dxf, 来咯. 大小尺寸不合适的回到a或b, b中可以改2为1或3或其他,a中就按比例缩放啦, 可不是Zoom in/out哦,哈哈哈哈.
e. 最完美的一幕才刚刚开始呢, 用Allegro的Shape Add即Polygon敷铜功能,描外框, 曲线只需要在Option里选Arc定好两端拉圆弧即可. 挖空同理
f. End
4. 布局中, Allegro导入全部封装后, 选择move, 移动个别元件确信能移动了.在Orcad里用鼠标圈选若干元件,一个block,或一个page, 再切到Allegro, 一拖鼠标. 嘿,刚选的元件都被拖出来了,爽吧. 选一个当然更小儿科啦,用不着在Allegro里搜,对着打印的电路图放了啦.
5. Allegro做好的PCB, 打成pdf后, 焊接元件过程中, 按位号搜索譬如C102却搜不到. 没问题, file->plot setup->Windows选Non-vectorized text, OK啦.
6. Xnet定义要领:
a. 选所有pin, setup->user preference->pin used:io
b. Analaze ->SI/EMI sim -> Model, 给Xnet网络上串的阻容生成个Epsice模型
7. Tools -> Create Model, 这是结合Orcad后能完成的真正模块化布线,布完的模块就像一个封装一样,可以被反复调用. 而且调用放置后,还可再对块内做修改. 缺陷是层数及其命名必须一致.
8. 最后来点损招, 想让你的PCB别人拿去不敢用吗? 那就自定义Flash吧, 注意放置完删掉哈, 记到Cache里, 哈哈哈. 老板不知从哪儿泊来的个brd, 弄得我头都大了.
9. 还不就是跟着菜单跑吗, 就这些, 倒光了~
顺便提醒各位兄弟Cadence SPB16.5暂时不要正式用, 玩玩可以. 确实有很多先进功能, 可惜很多优良传统也抛脑后了——突然袭击似的菜单瞬变, 烦着呢。注意不是Word2003到2007只变一次哈，而是工作中啥时候突然会变个摸样你永远也不会知道, fix后你似乎怎么也删不掉了，package改了你想refresh却总执行个null代码。先忍忍，受不了你赶紧说哈！！ |
|
