多电源系统上下电压时序控制案例分析

关于电源的测试，我们已经写了如下三部分内容，主要把电源测试的输出特性（稳压精度、纹波噪声、输出电压上升/下降过冲、上下电测试、多电源系统上下电压时序控制、动态负载特性、负载调整率、电压调整率又称线性调整率、最大容性负载调整率、效率测试）加粗部分讲完了。详情可点击查看：

今天我们讲解多电源系统上下电压时序控制。

在系统设计中经常需要考虑FPGA、微控制器和一些需要多个电压轨供电的器件上下电的时序问题。这些设计通常要求在数字I/O轨上电前对内核和模拟模块上电，但有些设计可能需要其他上下电控制时序。在任何情况下，正确的上电和断电排序都可以防止闩锁造成的直接损坏和ESD造成的长期损坏。此外，电源时序控制也可以错开上电期间的浪涌电流。因此有效控制复杂系统的上下电时序显得具有重要意义。

本章多电源系统上下电压时序控制主要以实例讲解，列举2个实例让大家对上下电时序有概念。如下图1,2是常见系统上下电时序示意图。

图1 某系统上电时序

图2 某系统下电时序

案例1

以FPGA为例，供电轨的应用包括内核电源（VCC_INT）、I/O电源（VCCO）、辅助电源（VCC_AUX）和系统存储器电源。

本站仅提供存储服务，所有内容均由用户发布，如发现有害或侵权内容，请点击举报。