美国国防先期研究计划局（DARPA）微系统技术局（MTO）已于2017年6月1日宣布推出新的电子复兴计划（ERI），旨在推动芯片向超越摩尔定律方向发展。本周，除现有的数十个DARPA计划以及美国最大的资助大学基础电子研究的计划外，DARPA宣布将新增6个ERI项目。ERI还将在未来四年内投入数亿美元资助先进新材料、电路设计工具和系统架构研究。
MTO负责ERI的主管Bill Chappell说：“摩尔定律指导了电子行业50多年，科技界希望继续扩展摩尔定律。摩尔定律仍然适用，但设计和制造越来越困难和昂贵。当前的发展路径使商业和国防领域的发展越来越紧张。”
因此，DARPA设立了ERI计划。MTO开展多年的项目已为ERI奠定基础，如多样化异构集成(DAHI)项目、芯片（CHIPS）项目和实现更快速的集成电路(CRAFT)项目，为ERI提供了三个研究支柱：材料和集成、电路设计、系统架构。ERI的另一个重要组成部分是一项大学计划——联合大学微电子计划（JUMP），由MTO联合企业合作伙伴组织的微电子技术基础研究。此次发布的3个广泛项目公告（BAA）包含6个项目，涉及ERI的三个支柱研究领域，年投资7500万美元。
项目一：三维单片系统片上（3DSoC）项目，总体目标是开发3D单片技术，有效封装逻辑、存储和输入/输出单元，使SoC的计算速度提高50倍以上，同时功耗更低。3DSoC旨在推动研究过程、设计工具和新的计算架构，以用于将来设计，同时利用美国的制造能力。
项目二：新型计算基础需求（FRANC）项目，目标是确定评估和建立超越冯·诺依曼计算架构原理所需的基础。FRANC将寻求量化这种新型计算架构优势的演示原型。当今计算机性能主要受限与存储器件和处理器之间传递数据时所造成的时间延迟和能量损耗。该计划将通过开发新的材料、组件和算法来克服这种“内存瓶颈”，以加速内存的输入输出，或设计全新架构。
项目一：电子资产智能设计（IDEA）项目，总体目标是创建一个“无人循环”布局生成器，使非电子设计专业的用户在24小时内完成电子硬件的物理设计。IDEA将开发创建用于混合信号集成电、系统级封装和印刷电路板的自动统一布局生成器所需的算法、方法和软件。
项目二：Posh开源硬件（POSH）项目，总体目标是创建一个开源的SoC设计和验证生态系统，以实现超复杂SoC的成本效益设计。POSH旨在创建开源混合信号SoC的签名质量验证所需的硬件保证技术，开发关键的开源IP组件，并展示使用POSH生态系统的高性能开源SoC。
项目一：软件定义硬件（SDH）项目，目标是构建运行时可重新配置的硬件和软件，实现近似ASIC的性能，而不会牺牲数据密集型算法的可编程性。SDH将创建一个硬件/软件系统，允许数据密集型算法以接近ASIC的效率运行，而无需与ASIC开发相关的成本、开发时间或专用限制。
项目二：领域专用片上系统（DSSoC）项目，总体目标是开发一种异构SoC，由多个内核组成，包括通用处理器、专用处理器、硬件加速器、存储器和输入/输出（I/O）。DSSoC旨在通过单个可编程器件快速开发多应用系统。应用之一就是软件定义无线电，其括移动通信、卫星通信、个人区域网络、所有类型的雷达以及电子战空间中的应用等。
Chappell.表示，“这些新的ERI投资结合当前正在进行的项目和JUMP计划，将为美国电子创新和提升电子能力奠定长期基础，将为2025年至2030年的美国国家安全做出重要贡献。”
联系客服
