铠侠披露Twin BiCS闪存技术：为更高密度的存储容量铺平道路

铠侠，也就是东芝存储，最近公布了他们研发出来的一种提升闪存密度的新技术，这种名为"Twin BiCS"的新技术可以有效减小3D NAND单元的大小，并且由此减少达到相同容量级别所需要的单元层数。

目前的NAND颗粒已经普遍达到了96层堆叠，而接下去有着更高存储密度的100+层堆叠技术都已经在开发了，不过如果要把QLC做到100+层堆叠在生产上面还是存在不小的难度，相比TLC的8种单元电压状态，QLC具有16种，而未来的PLC更是有32种电压状态，而铠侠目前的BiCS堆叠式闪存技术是基于电荷陷阱单元（ChargeTrap Cell）的，在高堆叠层数和单个单元多电荷的情况下，这种制造上更为简单的技术“不够用”了。因此，铠侠的工程师重新引入了浮栅（FloatingGate）机制，然后将原本呈圆形的单元一切为二，形成了新的半圆形单元。他们将这种新的单元称为"Twin BiCS"，这种新的单元结构增大了对单元进行编程时的窗口，同时单元的大小还要比用原来的电荷陷阱式单元还要来的小。总的来说，新的技术可以减少电子泄漏，保证了在更高密度下面的单元稳定性。

其实这项技术的部分内容已经在8月底的时候于国际存储峰会上面公开了

如果这项技术应用顺利，那么有望将持续拉低闪存的制造成本，其他NAND厂商也可能会开发出类似的技术来竞争，对消费者而言就是直观的每GB价格下降了。