谈到数字IC后端实现中IR drop，大家都知道，它是指电压降。IR Drop的分析包含静态IR Drop和动态IR Drop分析。IR Drop的分析在当今的芯片设计实现中越来越重要。现在很多芯片回来测试后发现频率跑不上去，甚至芯片无法正常工作。实践数据表明，这些现象很多都是和IR Drop太大有着直接的关系。
今天吾爱IC社区的小编将做一个关于“数字IC后端实现中如何预防IR Drop issue”的专题分享。
静态IR Drop分析是基于平均电流来做分析的，而动态IR Drop分析则是基于最worst情况的最大switch 电流做分析的。在实际项目中，一般跑动态IR Drop会跑两种类型：
Vectorless ir drop analysis
Vectorless模式的ir drop分析不需要读入VCD文件，即不需要仿真模型，不考虑测试pattern。所以这个模式特别适用于前期的动态IR drop分析。
2.VCD based ir drop analysis
基于VCD的动态ir drop分析则是需要前端工程师根据仿真模型提供测试pattern，比如基于max power pattern来产生一个VCD文件给数字后端工程师，从而利用VCD来做动态IR Drop分析。所以基于VCD的动态ir drop分析适合在项目后期来做，因为需要的东西比较多。
而且基于这个模式的动态ir drop分析，其分析结果的准确性完全依赖于前端工程师提供的VCD文件。如果VCD文件中所用的test case 只指定了某些模块在翻转，那么可能会导致分析结果过于乐观，甚至是错误的结果。
在之前推荐的文章中写到，在项目后期如何通过ECO的方式来改善IR Drop，大家可以前往查阅。
项目后期踩到这些坑，原来可以这么简单处理！（数字后端实现救火篇）
通过ECO的方式来补救IR Drop的方法毕竟有限，而且可能会影响timing和绕线。所以，我们希望在数字后端实现过程的前期就能够通过一些办法来预防ir drop过大的现象。下面吾爱IC社区小编简单做一个汇总。
预防IR Drop的方法
加密MTCMOS
对于做power domain的设计，由于要加power switch cell，而switch cell本身的电阻比较大，直接会导致global VDD经过power switch cell后就可能要掉了3%左右的电。因此，我们在项目前期评估时就要加入足够多的MTCMOS。
【机密】从此没有难做的floorplan(数字后端设计实现floorplan篇)
给clock cell预留space
由于clock tree上的cell翻转率比较高，所以我们可以通过对clock cell进行space预留（cell pading），以及在clock cell四周包一圈decap cell的方法来改善IR drop isssue。下图为对四个模块分别采取不同的方式进行cell padding的IR drop结果（图中纵向坐标为IR Drop有问题的cell数量）。
对clock cell进行cell padding可以通过如下命令实现（命令的option要学会man，基本技能）：
create_keepout_margin
set_clock_cell
对high activity的bus进行拆分
对于high activity的总线，如果按照下图所示，对long net进行等间距插入buffer，则很有可能会出现ir drop的问题。
而如果我们对high activity bus进行处理，处理结果如下图所示，即每路net都是错开的。那么这样就大大降低了IR drop的风险。
想要实现这个目的，我们可以用ICC/ICC2中一个非常好用的命令：
Add_buffer_on_route 这个命令可以通过指定first_distance，repeater_distance以及repeater_ratio等选项来实现长线的切分。这个命令在修复max transition有着广泛的应用，小编几乎每个项目都要用到这个命令。
联系客服
