绝对最大额定值
为维持IC的寿命和可靠性，即使是瞬间也不能超过额定值。
工作范围
必须遵守这些电气条件，以确保正常运行。
如果超出任一工作范围，则无法保证IC的运行。请务必在各工作范围内使用IC。如果很难做到这一点，请选择具有适当工作范围的其它IC。
“容限”（*）一词意味着能够耐受指定的条件。一些CMOS逻辑IC系列具有输入和输出容限功能以及输出掉电保护功能（*）。
电子元件包含多个IC，这些IC有时在不同的电压域（例如，3.3V电压和5V电压域）内运行。在这种情况下，您需要具有输入和输出容限功能以及电平转换功能（稍后说明）的CMOS逻辑IC。许多移动设备都有局部掉电功能，此功能可关闭未使用的逻辑模块以省电并延长电池工作时间。为实现局部掉电，需具备输出掉电保护功能。
输出引脚的容限功能更复杂。CMOS逻辑IC的输出电路为图腾结构，由一对P沟道和N沟道MOSFET组成。因此，大多数CMOS逻辑IC在活动状态下不允许将外部电压施加至输出引脚。如果对输出端施加电压，它会与电源或GND短路，从而可能导致IC损坏。
*）在某些情况下，容限和掉电保护可以互换使用。输入容限有时称为输入掉电保护，输出掉电保护有时称为输出容限。
下图显示了在输入侧和输出侧均配备二极管的典型CMOS逻辑IC的等效电路。输入侧的二极管专门用于ESD保护。输出侧的二极管则为非专用的寄生二极管。如果施加高于VCC的电压或在IC关断时施加电压，输入端与电源之间的二极管以及输出端与电源之间的二极管可能会导通。在这种情况下，IC可能会被由此产生的大电流损坏。尽管输出端不直接连接电源线，但其可能连接总线系统中的另一个总线输出端。
无输入容限和掉电保护功能的CMOS逻辑IC的等效输入／输出电路
使用输入容限功能进行电平转换：
输入容限功能可用于降低高电平电压。例如，我们来考虑下如何使用VHC系列的IC将HC系列的逻辑IC的输出电压从5V降压至3.3V。
对于降压转换，应注意以下特性。（以下数值适用于VHS系列。）
最大输入电压不得超过数据表的工作范围表中显示的数值。此外，最大低电平输入电压必须低于电气特性表中显示的数值（VIL）。
只要注意上述特性，就能轻松完成逻辑信号的电平转换，具体如下图所示。
但是请注意，5V和3.3V IC的阈值电压有区别。因此，逻辑信号的占空比可能会因电平转换而相应变化。
如果这存在问题，请使用东芝的双电源电平转换器，该转换器可在不影响占空比的情况下进行电平转换。
TC74HC/HCT的输入／输出等效电路
下图显示了TC74HC/HCT系列的I/O等效电路。
为满足绝对最大额定值，必须按以下顺序进行上电：
（1）连接GND
（2）连接VCC（ON）
（3）连接输入信号（导通）
如果先输入输入信号，在无输入容限功能的IC中，不必要的电流可能会流向输入端，从而损坏IC或设备。
对于关断顺序，按相反的顺序执行上电顺序。
TC74VHC/VHCT、TC74LCX、TC74VCX（从输入端至电源的正向无输入保护二极管）等具有输入容错功能的产品，即使在未上电的情况下也可施加输入信号。因此，无需执行（2）和（3）的加载顺序。
图：在Vcc与GND之间插入去耦电容的示例
信号开关产生的尖峰电流会导致VCC和GND反弹，从而使输出过冲或欠冲，或过度输出延迟。为避免这类情况，有必要降低高频电流的VCC和GND线的阻抗。
具体而言，VCC和GND线应又粗又短，并且最好在每个IC的电源引脚附近插入一个去耦电容（0.01µF至0.1µF），起到高频滤波器的作用。去耦电容器应尽量靠近每个IC。距离过远不仅会降低效用，还可能辐射IC的开关噪声。
对于低频滤波，每个电路板通常使用一个10µF至100µF的电容。
连接VCC或GND的CMOS逻辑IC的未使用输入端
通常，所有未使用的输入端均应连接VCC或GND。
但是可配置为输出端（例如，总线引脚）的双向总线缓冲器（例如，功能245）的任何引脚都应通过上拉电阻连接VCC或通过下拉电阻连接GND。建议将缓冲器的两端上拉或下拉至相同电位，以避免不必要的电流流动。但必须使具有总线保持功能的输入引脚（例如，TC74VCXHxxx系列的IC的输入引脚）保持开路状态。即使对于典型的CMOS逻辑IC，当其电源打开时，由于寄生电容（大约几毫安）引起的大浪涌电流也可能是一个问题。为提高系统可靠性，防止器件损坏和其它故障，其输入端可通过一个上拉电阻连接VCC或通过一个下拉电阻连接到GND。
由于CMOS逻辑具有非常高的输入阻抗，因此由于周边电场的影响，任何开路输入都可能导致错误的输出值。此外，直通电流可能会在VCC与GND的中点流动，导致电源电流增大，在最坏的情况下会导致器件损坏。
除非数据表中另有说明，否则在操作无总线保持功能的所有输入时请务必留意这些注意事项。
双向总线缓冲器的未使用双向引脚上拉至VCC或下拉至GND
总线保持电路架设在IC的数据输入端。总线保持电路由反馈回路中的两个反向器组成，当输入引脚处于开路状态（即悬空）时保持（锁存）其最后已知的状态。下图显示了总线保持电路的等效电路。
对于CMOS逻辑电路，如果未使用的输入引脚保持开路或悬空，则它们会呈现高阻态。通
常，可通过连接外部上拉电阻或下拉电阻防止出现这种情况，因为高阻态会导致输入电容被漏电流逐渐充电，最终同时导通输入P沟道和N沟道MOSFET，从而导致意外的电流或异常振荡。
相反，总线保持电路采用一个背面连接输入端的弱反馈门来保持最后的输入状态，直到其下次改变状态。
因此，带有总线保持电路的IC无需外部上拉电阻。此外，与使用上拉电阻相比，总线保持电路有助于降低耗电量，因为总线保持电路在输入端呈现高阻态之前立即保持输入状态。
总线保持电路具有以下两个电气特性：1）总线保持输入最小驱动保持电流（II(HOLD)）指定总线保持电路可供给器件或总线的最小电流；及2）总线保持输入过驱动电流改变状态（II(OD)），指定改变总线保持电路中保持的状态所需的最小过驱动电流。下面给出了数据表中显示的总线保持特性的一个示例。
具有总线保持功能的总线收发器（TC74VCXH16245FT）的保证总线保持输入电流（单位：μA）
可将未使用的输出端保持开路状态。
但由于开路未端接且有全反射，如果出现电磁干扰（EMI）问题，可串联一个几十pF的电容器和一个几十欧的电阻，以交替端接该电路。
在数据表中，通用CMOS逻辑IC的上升和下降时间均在保证其功能操作的工作范围内指定的。
请在工作范围内使用CMOS逻辑IC，以防止由于输出振荡等引起的故障。
如果向输入端施加缓慢上升或下降信号（低摆率信号），开关过程中会出现尖峰电流，导致VCC和GND反弹，从而可能导致输出振荡或故障。
使用带有施密特触发器输入端的IC实现缓慢变化的输入。然而，如果输入变化过慢，即使是带有施密特触发器输入端的IC也可能无法抑制电源线或信号线上的噪声，从而导致输出振荡或不稳定。
[图1：将大电容器连接至输出端]
如果在CMOS器件上连接大电容器，则在切换至输出模式（“H”⇒“L”、“L”⇒“H”）时可能会流过充电／放电大电流，进而导致故障。在最坏的情况下，这种大电流可能会导致内部接线熔融甚至断线。此外，如果电源骤然关断，由于电容的充电／放电，大于指定值的电流可能流向输出寄生二极管。建议将输出引脚上的电容性负载保持在500pF以下。如果超过该值，请插入一个电阻器以限制充电和放电电流，具体如图1所示。在这种情况下，请注意输出信号会出现延迟。
[图2：将大电容器连接至TCTC4000系列和TC74HC/AC系列的输入端]
TC4000系列和TC74HC/AC系列等不具备输入容限功能的器件，也不应同时驱动大电容性负载，因为如果关断时间很短，电流可能流过输入保护二极管。
因此建议将连接输入引脚的负载电容保持在500pF以下。如果超过该值，请插入一个电阻器，具体如图2所示。请注意，在这种情况下，输入信号也会延迟。
联系客服
