触发器、寄存器、计数器和单单触发多谐振荡器上电后的输出状态不确定。(其可能高,也可能低。)
通常,通过临时重置CLEAR引脚或其它引脚,初步设置上电后的逻辑状态。这称为上电复位。由电阻和晶体管组成的上电复位电路或专为复位信号设计的IC执行上电复位。
切勿使CMOS逻辑IC的任何未使用输入处于悬空(高阻态)状态,需连接VCC或GND。在悬空状态下,CMOS逻辑IC由于外部噪声而容易出现错误输出或振荡。
/G引脚上的高电平将双向总线缓冲器的总线端子,例如74xxx245和一些锁存器和触发器的输出端子置为悬空状态。如果/G引脚在任何特定时间设为高电平,请通过电阻将每个总线端子引脚连接至VCC或GND。当总线引脚为输出模式时,切勿从外部向总线引脚施加信号。
施密特触发器输入端在正向阈值电压(VP)和负向阈值电压(VN)之间具有滞后(VH)。
因此,即使输入信号在从低电平转换为高电平时有噪声,也不会变为高电平,除非超出VP阈
值。此外,一旦输入信号变为高电平,如果不降至VN以下,则保持高电平。
这样,低压摆率的输入信号(即具有高输入上升时间和下降时间的信号)不太可能导致抖动问题。
当正向信号施加至输入端时,输出端的p沟道CMOS MOSFET在VP电压下导通,导致其输出值发生切换。当向输入端施加负向信号时,输出端的n沟道CMOS MOSFET在VN电压下导通,导致其输出值发生切换。这意味着当输入电压在滞后(VH)范围内时,保证输出不会进行逻辑转换。
但是,如果大噪声导致输入信号反复超出阈值,则可能会出现错误输出。
此外,由于p沟道和n沟道MOSFET在滞后范围的中间附近均未完全关断,有微小的直通电流流过,从而增加了供电电流和GND电流(ICC和IGND)。
因此,不建议向施密特触发器输入端施加变化过慢的信号。
可能的主要原因如下:
缓冲器的输出电压未达到供电电压的主要原因如下:
通常,具有高输出电流能力的高速逻辑IC往往会出现称为过冲和下冲的尖峰电压。
可考虑采取以下对策:
如果CMOS逻辑IC的输入信号走线邻近另一个IC的输出信号走线,则可能会产生串扰噪声。检查输入信号走线附近是否有另一条走线或者两条走线相邻且平行。
通常可考虑采取以下对策:
总线开关是一种半导体器件,能像机械开关一样建立和断开电气连接。总线开关只是一个开关:与缓冲器不同,总线开关不能驱动负载。总线开关专为高速数字信号传输而设计,用于导通和关断信号流或在输出端口之间切换。
东芝不仅提供简易型单刀单掷(SPST)开关,还可提供单刀双掷(SPDT)和单刀四掷(SP4T)多路复用器。
机械开关
总线开关
半导体开关大致分为信号开关和负载开关,专门用于导通和关断电源轨。下面介绍了信号开
关。信号开关分为两类:一类专门处理数字信号,另一类专门处理模拟信号。
总线开关专门用于传输数字信号。对于数字信号,必须以低延时或无延时的方式传输其逻辑
状态(包括电压电平)。相反,模拟开关需要信号线性。
换言之,低电容和导通电阻对于总线开关很重要,而模拟开关需要在信号传输的电压范围内很低且恒定的导通电阻。
通常,用于开关应用的p沟道和n沟道MOSFET的导通电阻取决于控制电压以及通过开关的信号的电压。为补偿这种电压依赖性,模拟开关由并联的p沟道和n沟道MOSFET组成。这使其导通电阻在工作电压范围内保持恒定,但开关电容会相应增大。
相反,总线开关仅由一个p沟道MOSFET构成。虽然其导通电阻也取决于电压,但此电压足够低,故不会干扰数字信号传输。
因此,总线开关是高速数字传输的理想之选。如欲传输模拟信号,请使用具有模拟电气特性的模拟开关。
负载开关IC
n沟道MOSFET(SSM3K36TU)的RDS(ON)–VGS曲线
p沟道MOSFET(SSM3K36TU)的RDS(ON)–VGS曲线
模拟开关的等效电路
总线开关的等效电路
通常,通用CMOS逻辑IC通过一个电阻上拉至VCC或下拉至GND。但不使用总线或模拟开关的I/O引脚可保持开路状态。(需要上拉或下拉控制引脚。)但建议上拉或下拉暴露于较大外部噪声或其它干扰的I/O引脚。在这种情况下,开关输入端和输出端的上拉和下拉电阻的值应相同,以使其电压相等,从而防止由于故障而导致短路。
联系客服