开发提高逻辑半导体性能的关键晶体管材料-二维材料MoS2和层状Sb2Te3下低接触电阻的实现-

发表刊登日期: 2023/02/10

重点

用溅射法形成原子级控制的Sb2Te3层状物质
通过与MoS2形成异种层状物质界面(范德瓦尔斯界面)实现低接触电阻
具有耐热性，有望量产，为实现新一代CMOS器件做出贡献

具有低接触电阻的MoS2晶体管(左)晶体管的示意图，(右) Sb2Te3/MoS2界面放大后的TEM图像 ※使用了对原论文“sb2te3/ mos2van der waals junctions with high thermal stability and low contact resistance”的图进行引用修饰后的内容。创意公共许可证(显示4.0国际)

概要

国立研究开发法人产业技术综合研究所(以下称为“产总研”)器件技术研究部门主任研究员张文馨( Chang Wen Hsin )、畑山祥吾产总研特别研究员、斋藤雄太研究组付、冈田直也主任研究员、入泽寿史研究组付等，与东京都立大学宫田耕充副教授共同成功制作了三碲化二锑( Sb2Te3) /二硫化钼( MoS2)的范德华界面，开发了对提高n型MoS2晶体管性能有很大贡献的降低接触界面电阻(低接触电阻)技术。 MoS2是具有二维晶体结构的被称为过渡金属硫属化物( TMDC )的材料，作为新一代晶体管的沟道用半导体材料非常引人注目。但是，一般的金属电极和MoS2接触面的高接触电阻妨碍了晶体管的高性能化。此次，通过在MoS2上成膜层状物质Sb2Te3，成功大幅降低了晶体管的接触电阻。另外，由于Sb2Te3的高热稳定性，制作的MoS2晶体管有望对半导体制造工序显示出充分的耐热性。此次开发的技术，蕴藏着能够从根本上解决MoS2晶体管中接触电阻课题的可能性，对作为新一代逻辑半导体备受期待的二维材料晶体管的高性能化做出巨大贡献。此外，本研究的详细内容将于2023年2月10日(中欧时间)刊登在处理电子相关材料的国际学术杂志《高级电子材料》上。

开发的社会背景

在尖端CMOS制造技术中，为了持续改善电力效率、性能、面积、成本“PPAC(Power efficiency，Performance，Area，Cost )”，不仅要缩小大小，还需要新材料在这个技术措施中，在现行的硅( Si )中提出了纳米片结构，作为2 nm世代的技术备受期待。而且，关于之后的Beyond 2 nm技术，在经济产业省的半导体·数字产业战略讨论会议上，也提到了加强开发。作为Beyond 2 nm技术之一，在保持适度带隙的同时，具有化学稳定的层状结构，在原子层厚方面显示出比Si更好的半导体特性的二维TMDC材料有望导入晶体管中。但是，为了实现二维材料晶体管的实用化，在技术上还存在很多需要克服的课题，世界各地的研究机构、企业都在积极地进行研究。

研究的经过

从即使在1 nm以下的原子层区域也能维持高导电性的观点出发，TMDC作为下一代晶体管的沟道材料受到极大的关注。产总研在国立研究开发法人科学技术振兴机构战略性创造研究推进事业团队型研究( CREST )“原子层异质结构器件的实证和为了三维集成LSI的原子层成膜工艺的开发( 2017~2021年度) :与都立大学共同实施”项目中进行了高性能tmdc transs 传统的TMDC晶体管开发主要采用钨( w )、钛( Ti )、铬( Cr )、镍( Ni )、钯( Pd )、金( Au )等金属电极。然而，已知这些金属电极与TMDC的界面显示出高接触电阻，因此TMDC晶体管的驱动电流被抑制，器件性能无法提高。这是因为，在金属电极/TMDC接合界面会发生费米能级钉扎现象( FLP )，难以降低界面的电位势垒。最近，以半导体制造商和研究机构为中心，关于消除FLP的TMDC触点形成技术的开发正在进行。据TSMC和Intel报道，使用铋( Bi )和锑( Sb )等半金属作为接触材料可以大幅降低接触电阻。但是，Bi熔点低(约270 ℃)、热稳定性低，因此被认为难以应用于要求400 ℃以上耐热性的半导体制造工序。因此，为了实现新一代晶体管的高性能化，要求开发耐热性高且降低与TMDC的接触电阻的电极材料。此外，本研究开发得到了JST CREST、JST FOREST项目以及JSPS科研经费的支持。

研究内容

本研究制作了使用有代表性的TMDC之一的MoS2的晶体管，着眼于Sb2Te3作为其接触材料。 Sb2Te3的多个原子呈层状，层之间通过范德华力这一微弱的结合连接在一起。另外，Sb2Te3显示出与Bi和Sb等半金属相似的特性(窄带隙: 0.2–0.3 ev )。而且，已知Sb2Te3的熔点(约620 ℃)比Bi等高。这些特征提示，Sb2Te3可能与同样为层状物质的MoS2形成范德华界面，抑制FLP。因此，我们认为，通过利用Sb2Te3，可以在维持高耐热性的同时实现低接触电阻。产总研的小组在至今为止的Sb2Te3的长期研究中，积累了在基板和基底材料表面平行地形成层状物质的经验。因此，此次运用适合批量生产的溅射法，在单层MoS2上使Sb2Te3成膜，通过透射电子显微镜( TEM )确认了在Sb2Te3/MoS2的接触界面形成范德华界面。图1显示了Sb2Te3/MoS2叠层膜结构的TEM截面照片及相应的原子排列。发现Sb2Te3和MoS2都是具有良好结晶性的层状结构。 Sb2Te3/MoS2的TEM照片显示两种材料的原子排列一致，确认了这些叠层膜具有范德华界面。

图1 Sb2Te3/MoS2界面的截面电镜( TEM )照片及相应的原子排列 ※使用了对原论文“sb2te3/ mos2van der waals junctions with high thermal stability and low contact resistance”的图进行引用修饰后的内容。创意公共许可证(显示4.0国际)

一般来说，在集成电路的布线工序中，400 ℃以上的耐热性是实用化的重要条件。因此，我们调查了Sb2Te3/MoS2层叠膜结构的耐热性。通过拉曼光谱分析证实了热处理前后，保持了MoS2单层结构。另外，根据截面TEM照片(图2 )，明确了Sb2Te3/MoS2叠层膜结构即使经过450 ℃的热处理也保持了良好的结晶性和范德华界面。

图2 450 ℃热处理后Sb2Te3/MoS2切面的电镜照片及拉曼光谱 ※使用对原论文“sb2te3/ mos2van der waals junctions with high thermal stability and low contact resistance”的图进行引用修饰后的内容。创意公共许可证(显示4.0国际) 调查了Sb2Te3/MoS2范德瓦尔斯界面形成对晶体管特性的影响。图3表示MoS2晶体管的电流·电压特性的比较。在显示n型晶体管工作的同时，发现与使用Sb、Ni、w作为接触材料的情况相比，具有Sb2Te3电极的晶体管的驱动电流提高了4〜30倍。我认为驱动电流如此大幅度的增大主要原因是接触电阻的降低，实际求出MoS2晶体管的接触电阻的结果如图4所示。发现具有Sb2Te3电极的晶体管的接触电阻值比使用Sb电极时低1位数左右，另外，该值也不逊色于迄今为止世界上最小的报告——使用Bi电极时的接触电阻值。 Sb和Bi电极不耐受半导体制造后工序的高温，因此不适合用于半导体设备。 Sb2Te3电极在显示400 ℃以上的耐热性的同时，实现了与Bi电极相匹敌的低接触电阻值，在世界上本研究也是首次。如上所述，开发了在Sb2Te3/MoS2界面上可以兼顾低接触电阻和半导体制造工序所需的耐热性的技术。该技术将有助于实现Beyond 2 nm一代的逻辑半导体。

图3电流电压特性的比较

図4 コンタクト抵抗の比較

今后的计划

今后的目标是制造将n型和p型TMDC晶体管串联的CMOS。为此，不仅要求开发n型MoS2晶体管，还要求开发p型TMDC晶体管中的低接触电阻技术。此次开发的Sb2Te3接触技术相对于n型MoS2显示出了最佳特性，但p型TMDC需要其他的接触材料。为了实现远远超过现有Si性能的新一代逻辑半导体，计划加速开发基于具有低接触电阻的TMDC的CMOS。

论文信息

刊登的杂志:Advanced Electronic Materials
论文标题:Sb₂Te₃/MoS₂ van der Waals Junctions with High Thermal Stability and Low Contact Resistance
作者:Wen Hsin Chang*, Shogo Hatayama, Yuta Saito*, Naoya Okada, Takahiko Endo, Yasumitsu Miyata, and Toshifumi Irisawa*
DOI：10.1002/aelm.202201091

用语解说

范德瓦尔斯界面通过结合力弱的范德华力结合的层状晶体之间的界面。在原子水平平坦的理想界面上，化学键终止，因此异种材料之间的组合也可以无限减少界面上的缺陷。晶体管利用半导体晶体内的电子和空穴的导电，进行电流放大等的元件。在半导体基板上隔着氧化膜形成栅电极，在其两侧形成源极、漏极的结构称为场效应晶体管。传导的承担者为电子的称为n型晶体管，空穴的称为p型晶体管。过渡金属硫属化物( TMDC ) 过渡金属硫属化物( Transition Metal DiChalcogenide，TMDC )是化学式表示为MX2(M是过渡金属，x是硫族元素s (硫)、Se (硒)、Te (碲) )的物质组以X-M-X这一三原子层作为构成单元，各个单元多表现出因范德华力而微弱结合的层状晶体结构。频道指半导体沟道。晶体管的源电极和漏电极之间的电流通路，由半导体材料( Si、Ge、TMDC等)构成。层状物质由共价键和离子键这样的强键构成的单位层，主要是通过微弱的范德华力层叠的具有层状晶体结构的物质群。代表性的层状物质有石墨(石墨)等。逻辑半导体 LSI用半导体元件主要分为“逻辑运算用”和“存储器用”。搭载在智能手机和电脑上，承担电子设备的控制和数据处理任务的运算用半导体元件。 CMOS 互补金属-氧化膜-半导体(互补金属-氧化膜-半导体)的缩写。由表示电流-电压特性相反符号的n型晶体管和p型晶体管串联而成的元件。是用于以低功耗进行集成电路处理的最基本的器件。纳米片晶体管中掌管电流通断的沟道结构的一种。通过蚀刻技术，将半导体加工成纳米级厚度的二维片状而成。纳米片晶体管具有即使缩小尺寸，栅极控制性也很好，电流驱动力大的特点。 2纳米世代全球规定的半导体路线图中半导体制造工序技术世代的称呼。从22 nm世代左右开始，技术世代的称呼和实际的半导体微细加工尺寸变得越来越好，2 nm的称呼也不是指布线宽度和最小加工尺寸等实际尺寸。半导体数字产业战略研讨会以提高半导体·数字产业的竞争力为目的，相关的有识之士和省厅聚集在一起，就今后的政策方向进行信息共享、意见交换的会议。资料来源: https://www.METI.go.jp/policy/mono _ info _ service/joho/conference/semicon _ digital.html 带隙在半导体领域，指的是从电子占有的最高能量状态到电子未占有的最低能量状态的能量差。作为代表性半导体的Si，带隙为1.1 eV左右。费米能级钉扎现象( FLP ) 半导体中电子占有概率为50%的能级(费米能级)固定( =钉扎)在半导体/金属界面确定的位置的状态。大头钉的意思是，就像图钉在一点固定一样，能量的值也会决定在某个固定值上。在理想的界面中，通过改变金属的种类，可以改变费米能级的位置。在现实的界面中，由于界面能级，会发生费米能级的钉扎。半金属是物理和化学特性位于金属和非金属中间的物质。虽然没有明确的定义，根据上下文的不同，意思有时也不同，但一般来说，金属有光泽，显示出导电性，加工后显示出延展性和延展性，但非金属大多不通电，加工后几乎不显示延展性。半金属的这种特性显示出大致中等的性质。在本研究中，从电的传导性的观点来看，虽然不像金属那样显示出高传导性，但在使用时的意义上并不像非金属那样是不通电的物质。溅射法用于形成属、氧化物和其他许多物质薄膜的成膜技术的种类。这是在真空室内将希望作为薄膜附着的材料作为目标设置，通过施加电压使离子化的氩或氮碰撞，排斥目标表面的原，在基板上进行成膜的方法。物理蒸镀法( Physical Vapor Deposition，PVD )的种类。透射电子显微镜( TEM ) 这是向薄膜化的试料照射加速的电子射线，对透射的电子射线进行成像的显微镜。可以进行原子水平的观察。拉曼光谱当光入射到物质上并与分子相互作用时，会产生波长与入射光不同的光( =拉曼散射光)。由于根据分子和结晶的种类不同，散射光的波长也不同，因此这是一种通过在广泛的波长下进行测量，可以调查与物质相关的结构信息的技术。

本站仅提供存储服务，所有内容均由用户发布，如发现有害或侵权内容，请点击举报。