软失效

SER（soft error rate），半导体随机存储器里的一种小故障，不会造成器件的物理失效，随机发生，没有规律。

DRAM基于电容结构，SRAM基于cross-coupled结构，上世纪70年代发现DRAM存在软失效，随后发现SRAM更容易受到软失效的干扰，SRAM每个存储cell存储的电荷更少。

导致软失效的根因是带电粒子撞击存储器单元引起的，这些高能粒子和半导体存储器的原子相互作用产生电子空穴对从而改变存储单元的存储信息，空穴带正电会向衬底移动，空穴带负电会向底阱内移动，进而改变阱内与衬底的电势，造成数据异常。

带电粒子包括宇宙射线和放射性材料。有效的防护手段是系统级防护设计（如ECC）。

宇宙射线中有多种影响电路正常工作的带电粒子，包括正电子、负电子、伽马射线、介子等。带电粒子相互撞击后到达地表的主要是不带电的中子，中子无法和半导体材料直接反应，高能量中子会通过撞击Si的原子核产生α粒子和其他重离子。α射线主要来自于封装材料里的放射性元素，如238U、232Th、210Po等，α射线穿透弱，一张纸可以阻挡大部分，所以一般只有靠近芯片的封装材料中产生的α粒子辐射才会影响到芯片。FC工艺中，含铅solder bump是α粒子的主要来源。α粒子在硅中有效传播距离为30μm

随着SRAM工艺进入32nm以内，发现生产的5DX也会导致SRAM性能下降。X-ray辐照对样品损伤的机理有两类，一是造成晶体缺陷，在禁带中产生缺陷能级，这类缺陷可能会造成信号噪声问题，也可能会形成结漏电；另一类是内部氧化层破坏，造成绝缘层的漏电流增加，可能导致存储类器件电荷保持能力下降。理论上，两种缺陷都可以在高温回火中恢复，或者在使用中恢复或恶化，与辐射剂量有关。

辐射剂量的单位是1Gy（葛瑞）=1焦耳/kg=100 rads（拉德），产线5DX设备可通过增加滤片，过滤掉大部分对检测意义不大的X射线能谱，减少芯片实际接收的X射线剂量，从而减轻软失效发生的概率。

3、软失效的测试方法

目前业界主要是JESD89标准，该标准为地面环境中的IC软错误率特性提供了标准程序。错误来源包括：（1）IC本身或封装中的α粒子辐射；（2）进入大气层中的宇宙射线产生的高能中子和热中子辐射。

α粒子加速SER测试标准、加速高能中子SER测试、加速热中子SER测试、X射线。

4、软失效的防护方法

4.1 器件级对策（1）减少α粒子释放；（2）减少IC由于辐射产生的干扰电荷，防止干扰电荷进入器件工作区；（3）增加每个单元节点储存的电荷量，增强器件单元的抗干扰能力。

（1）减少α粒子释放

芯片制造工艺中，主要的放射性元素为Pb的同位素Pb210，其他的辐射性材料是封装中的微量杂质，难以去除，改进空间不大。有些ASIC的bump超过3000，bump的Pb成为芯片SER的主要杀手，通常业界在封装中使用低α粒子辐射的铅来减少释放。

（2）聚酰亚胺

聚酰亚胺可有效屏蔽α粒子。当聚酰亚胺厚度达到50μm时，对α粒子的ESR有大幅改善（降低了98%以上），同时提高工作电压也有利于降低软错误。

（3）其他工艺改善

杂质注入，在工作区下方埋入一个少数载流子复合层，通过埋入层来减少可动电子和空穴进入工作区，这一层的注入浓度很高，缺陷密度也很高，当衬底受到粒子冲击时，产生的多余电荷多在缺陷层复合，保护晶体管正常工作。其他工艺还有恰当厚度的外延片、三层阱工艺等。

提高存储单元的电容量，单个存储单元电容量越大越难以发生单比特翻转。

4.2系统级对策，基于辐射翻转的特征，设计方法来修正RAM存储单元产生的错误，达到提高可靠性、可用性、服务性以及经济性的目的。

奇偶校验法（只能检查1位误码，2位或者2位以上误码不能检出，同时不能纠错，但实现简单）。

ECC指令纠错技术（目前采用最广泛，效果最好的方法），增加一片DRAM作为校验字的存储空间，CPU将数据写入DRAM时，ECC采用确定的算法计算出数据的校验值，和原始的数据一起写入内存。数据写入内存，校验值写入校验存储器。CPU读取数据时，相应的数据和其校验字被ECC读回，ECC根据数据算出校验字和回读的校验字比较，如果相同才被写入CPU，如果不同则启动纠错算法，将错误比特纠正后再写入CPU。一个有ECC防护的DIMM通常有9片或18片DRAM组成，而无ECC防护的DIMM通常有8片或16片DRAM组成。同时，ECC会产生一定的计算延迟，大约2ns~3ns，而内存的特征存取时间一般是大于10ns，所以可以接受。对于DRAM和SRAM来说，ECC需要付出最大的代价是需要增加相应的逻辑门，逻辑门的工艺成分要比存储单元贵，所以芯片价格会上升，目前主要是SEC-DED（single-bit error correction--double error dectection）类，即单比特修正，双比特检测。

交叉存储技术

高能射线可能会造成RAM的多比特翻转，即临近的两三个存储单元发生翻转，如果这几个存储单元属于同一个字节， 则无法通过简单的单比特ECC来修正，可以通过交叉存储，将物理上临近的单元分开到不同的字节，避免多比特翻转而无法修复。

存储清理技术

在ECC技术基础上，按照一定周期读出数据，防止存储阵列中潜在错误的集中。

逻辑错误和冗余计算法

主要针对CPU等逻辑器件，评估处理器中SER比存储器中SER要难得多，需要同时评估芯片不同模块的弱点因素。选用CPU等逻辑芯片时，需要评估芯片无防护时的软失效率，如果远低于芯片的硬失效率，芯片的软失效就不作为系统可靠性瓶颈来防护。