概述

正常的一个工艺库包括了以下几种类型的cell

func cell包括各种逻辑cell和时序cell
power cell: MTCMOS，level shifter ，Retention reg， ISO cell，
ECO cell：用于func ECO的cell，TMSC一般以G开头
physical cell：一般是后端PR时用到的一些cell。

本文以TMSC工艺库的naming rule对physical cell进行梳理和总结。标题都是TMSC工艺库中cell 类型的缩写。

1.BHD

bus holder cell， holds last value on a tri-state bus.就是在PAD上的一个辅助电路，用于避免在高阻态时，PAD悬空，导致上拉和下拉mos进入都打开的状况，出现漏电，时间久了就会损坏gate，bus keeper是有两个晶体管串成环形，首尾相连，使PAD上保持初始的高电平或者低电平。

2.TIEH, TIEL

tie cell用于将某些常量信号进行tie 0或者tie 1.

3.BOUNDARY

boundary cell，也被称为endcap Cell，作用是确保每个nwell都是nwell enclosed，类似一个封闭环。主要加在row的结尾（两边都要加），以及memory 或者其他block的周围包边。同时也可以在刻蚀和离子注入的时候对row边缘的std cell起到一定的保护作用。

4.TAPCELL

也被称为welltap cell。这也是一种特殊的物理单元。 well tap是只包含well contact的cell，将衬底接到电源和地网络，避免衬底悬浮。主要防止CMOS器件的寄生闩锁效应（latch-up）。

下图所示的TAPcell 左侧的wall tap cell部分可以看做一个单独的部分。如果没有左侧部分就是不带tap的cell。这种cell在lib单元库中也是存在的。

CMOS latch是由于CMOS的制作工艺导致的寄生三极管产生的，和逻辑设计无关的一种现象。避免Latch up的方法之一就是减小体电阻R1和R2的大小。

值得一提的是解决这个Latch up问题的是现在的敦泰电子董事长胡正大。而胡正大的哥哥就是发明FinFET的胡正明。现在也是闪迪的董事长。

5.ANTENNA

天线效应是由于在芯片制造过程有Dry Etch（干法蚀刻）的工艺。导致电荷会在MOS管的gate上大量聚集，从而损坏晶体管的现象。所以针对特定的工艺，Fab都会有特定的 antenna rules来避免天线效应的产生。 antenna rules的一般格式可以用下面的公式表示。从公式可以看出，增大gate的面积可以避免天线效应的为例。

Antenna Diode也叫antenna cell，通过加入antenna cell来增加增大栅极的面积，也就是提高承受放电电流的能力，从而避免天线效应。

(antenna-area)/(gate-area) < (max-antenna-ratio)

6.FILL

按照使用区域的不同分为Cell Filler，I/O Filler，Metal Fill。

Cell Filler就是加在stdCell之间的空地的；

I/O Filler是加在I/O PAD之间，保证一定顺序的连接关系的；

MetalFill，也叫dummy or dummy metal，是区别于前两种的一种金属填充，一般是在绕线之后为了满足金属密度的要求而添加的,主要目的是保证CMP的效果

filler cell，主要是用来填补std cell之间的空隙以保证阱的连续性，同时也可以对周围的std cell有一定的保护作用。芯片cell密度太低的地方在工艺的CMP过程中会导致良率过低。

7.BUFT

Tri state buffer with high EN.网表中应该避免tri state存在所以一般不会用到该cell，这里提到只是为了了解即可。

本站仅提供存储服务，所有内容均由用户发布，如发现有害或侵权内容，请点击举报。