工艺制造的量测设备可谓是多种多样，主要是单层薄膜（包括介质和金属）厚度形貌，多层薄膜结构形貌量测，套刻量测，应力的量测，元素浓度分析，甚至方块电阻的量测，当然也还有一些缺陷检测（Defect Scan & Review），这里面有的是线上量测(Inline metrology)，这些是会建立在芯片制造工艺流程里的（Process Flow）；也有的是线下量测（Offline Metrology），这些都是各个module单独管控的，大部分时候是为了监测单道工艺的稳定性而进行的监控。当然还有WAT电性量测，这个会放在工艺介绍结束之后再说，本节介绍缺陷检测以外的线上量测。
线上量测的位置大多数时候都在切割道上。我们知道，做芯片一定会用到光罩或者叫做掩膜(Mask)。在光罩上，除了会放上目标芯片，芯片与芯片之中间会有叫做切割道(Scribe Lane, 设计端也可能叫做Saw Street)的区域。这些区域会放上不同的量测图形或者标记，并在制造过程中进行制程参数监控。封装做芯片时，会以切割道为轴将每个芯片单独封装。参考下面floor Plan：
CD-bar: 一些长条状的图形，可以直接量测CD和space，分为dense型和Iso型，这个一般只作为辅助Monitor。
THK Monitor Pattern：没有图形的区域，对于特定的薄膜，只有无和有两种情况
OCD Pattern: Line/space的重复图形
Optical Pattern: 这个是不同pitch的pattern，比如poly最小pitch是108nm，更大的还有118甚至500，1000nm的，也就是space会不一样，这样实际做出来的poly CD会由于loading effect而产生差异，这个是根据需求去量测，一般会量dense和Iso各一个
OVL Mark：做套刻用的，都是上层对下层这样对准的，常见的标记如图
Testkey Pattern：这个是放在切割道上用来测试电性参数的，里面会有一些关键尺寸设计，所以很多量测锚点都是在TSK里的图形， CDSEM多会选择测量TSK的一些pattern。
下面我们介绍下线上量测常用方式及用途。
（1）CDSEM
SEM扫描电子显微镜（Scanning Electron Microscope），业界主要用来量测特征尺寸（Critical Dimension）以及表面形貌成像。其原理是通过入射电子轰击待测样品表面，样品表面原子吸收入射电子并激发产生二次电子（Secondary Electron），通过收集到的二次电子，将探测到的物理信号最终转化成样品图像信息。相较于入射电子，二次电子的能量相对较低，所以只有表面产生的二次电子能够被收集到，一般不会超过10nm。
在量测图形横向尺寸时，在遇到样品表面有台阶时，收集到的信号强度会有明显的变化，因而可以量测相应的距离，如下面蓝色方框展示。值得注意的是，由于本身薄膜是有厚度并且一般不是笔直的，所以量出来的CD是基于什么位置的也要关注，这个在量测机台端可以调整，比如量测顶部就是TCD，底部就是BCD，或者距离底部10%的位置也可以叫做BCD。当然，除了这种直接的距离，CDSEM也可以量测孔状结构并直接给出近似的直径或半径值。另外，业界另一个比较常用的参数是LWR/LER(Line width roughness / Line edge roughness)，LWR衡量的是受到图形边缘粗糙度影响的线宽与线宽目标值的偏移，而LER表达的则是线宽边缘的粗糙程度，其实是从不同的角度去衡量同一件事情。这个参数一般在开发新工艺时一定是要看的，到了量产阶段，往往作为调查一些case的辅助手段。
CDSEM是通过电子轰击来进行量测的，如果量测光阻的CD，由于光阻比较软，会受到电子轰击并产生收缩（收缩大小与电子能量，轰击时间及面积有关），造成量测结束后CD变化，导致后续制程的偏移。这个效应在大尺寸时可以忽略的，但是对于28nm制程，大多数时候都不可以忽略。因此我们看到在关键层量测时，黄光之后量测的都是TSK的位置，而不会去量芯片内部的图形；并且ADICD(After Development Inspection)和AEICD(After Etching Inspection)不能量测用一个位置，往往都是ADI和AEI要错开一个shot进行量测，以保证AEICD不会受到ADICD光阻收缩的影响。对于CD比较大的如一些IMP层的PR space, 这个就可以直接量测芯片内部的区域。
再说说CDSEM的量测pattern。一般来说会量测不同的典型图案，这里面一定会至少有一个作为锚点着重关注的。比如说AA的AEICD，这里面会量测到NMOS/PMOS/SRAM/CD Bar/Optical pattern/OCD pattern 等等，并且要根据平台特点以及产品的特点来定，比如SRAM PL to PL容易发生bridge的产品，那就要特别加量这个参数作为weak pattern来看。另外，也有一些CDSEM会量测放置在chip里面的待测pattern（非chip本身），也叫做on chip CD，这些是要来监控CD local variation及global variation。On chip CD主要用来做CIP，正常生产不会用，因为CD SEM的量测效率相对较低，即便对于通常的量测程式，一片wafer上也只会量9-13个点，倘若你坚持让Module去收集CDSEM某道程式的所有图形的Mapping数据，这大概率会打起来吧。。。
（2）HV CDSEM
HV CDSEM类似于CDSEM，工作原理会有差别。HV CDSEM利用的是背散射电子（Backside Scatting Electron）机制。通过更高能量的入射电子轰击样品表面，入射电子不会被吸收，经过多次散射以后最终回到样品表面并被收集，从而能够得到更深范围内的样品内部形貌，这个范围一般为数百纳米。当然，HV CDSEM的入射电子除了大部分的背散射电子以外，也会有二次电子被收集到，可以观察到同一位置样品表面和内部的图形形貌，因此也可以用来检测芯片内部上下层图形的套刻精度（一般的OVL机器量测的都是设计好的OVL mark）。
当然，HV CDSEM更多是用来量测一些深度远超CDSEM能力图形的横向尺寸。有些制程挖出来的槽或者孔非常深，这将导致图形底部的二次电子很难被CDSEM收集到，这个时候就要用高能的HV CDSEM了。28nm逻辑制程尚不需要这种设备，比较先进的制程会用到。
（3）Ellipsometry
Ellipsometry椭圆偏光仪是最常用的量测单层或者多层薄膜(<2um)的设备。一般量测介质薄膜居多，也可以用来量测金属薄膜。其原理是利用偏振光束在薄膜反射或者穿透时出现的偏振现象，得到对应的椭圆参数，再由物理模型计算出相应薄膜的折射系数，吸收系数以及薄膜厚度。设备工作原理大致如下
椭圆偏光仪量测的只能是THK monitor pattern, 都是无图形的大块薄膜。这种结构在CMP之后容易产生dishing，因此有时候也可以作为衡量CMP dishing是否达标的一个指标。
（4）OCD (SCD)
OCD(Optical Critical Dimension)也叫做SCD(Spectrum Critical Dimension), 是一种光学量测方式。OCD的用途比较广，既可以量测单层或多层薄膜厚度，也可以量测CD、深度甚至是角度，如下图所示。OCD是通过收集到的反射光谱特征，来与模型中的数据库进行对比，得出光谱吻合度最高的一组数据，从而得到相应薄膜特征数据的量测方式。这个模型数据是通过TEM与对应的光谱数据一点点的建立起来的，其量测严重依赖于建模精度，制程如果有调整，往往数据库也要跟着调整，其局限度较高。简单来说，OCD的量测过程如下：（1）建立特定工艺薄膜形貌的OCD数据库，这个往往耗时1~3个月；（2）用特定的模式（SE或者SR）进行量测，得到光谱数据；（3）查找数据库；（4）将光谱与数据库中最接近的进行对比；（5）给出精度值(GOF, goodness of fit，一般认为要大于0.99才比较准确)，并给出相应的特征尺寸（由建模而定）。
OCD量测的图形很简单，只有两种结构。对于量测膜厚，和Ellipsometry一样，都是整块film，即THK Monitor PAD，面积大约50*50上下。对于特征尺寸的量测，由于其工作原理限制，量测图形只能是Line/space的重复建构，如下面左图；如果是如CT这种孔状的图形，是没法通过OCD量测的，如下面右图。OCD是可以量测带有光阻的图形的，因为光子能量要比电子小很多，对光阻产生的轰击较轻，不过多数还是在AEI或者ACI（After CMP Inspection）之后再去测量。OCD的量测效率要比CDSEM高很多，常常用这种方式来收集mapping的量测数据，但也只能够局限于某些特定的工艺步骤之后。
（5）OVL
Overlay，即为套刻精度。切割道上会有专门的OVL mark去收集数据，这样的mark在光罩会放很多，以收集不同区域位置的套刻精度。而且对于Poly/CT这样的关键层，会收集Mapping的数据来进行更为精确的分析。OVL量测会将光学信号带入模型分析，通过算法进行补偿，以期得到最小的residue值，这个值可以得到当前算法最好的OVL，在下次的光刻时予以优化。
OVL是process window里非常重要的一个参数，28nm一般Poly/CT的OVL Mean + 3sigma要控制在6~8nm。如果偏移较多，有可能造成CT直接和Poly连在一块，引起CT to Poly short, 器件电路失效。一般情况下，我们只需要考虑ADI之后的OVL，但是有些工艺为了更精确地控制制程能力，也会量测AEI之后的OVL。
从第二节的内容开始，我们正式介绍工艺流程，首先是AA(Active Area) Loop。
Ref.
(1) https://www.kla.com. Archer 300套刻测量系统宣传手册
(2) Y.G.Li etc. “Monte Carlo Simulation of CD-SEM Images for Linewidth and Critical Dimension Metrology”. Journal of Scanning Microscopies, 09 Aug 2012.
(3) https://www.kla.com. ASET-F5x Pro 薄膜量测系统宣传手册
联系客服
